
森亮一監修 4マイクロコンピュータシリーズ


68000マイクロコンピュータ





森亮一 監修 44マイクロコンピュータシリーズ

68000マイクロコンピュータ



喜田祐三 萩原吉宗 岩崎一彦



1971年マイクロコンピュータが誕生してから、すでに10年が過ぎた、そして、今日、 マイクロコンピュータは広範な分野において多様な形で私達の社会生活を支えるようにな ったといっても過言ではない。今や、私達の生活の中には無意識のちちにマイクロコンピ ュータの恩恵を受けている部分がいかに多いか知るべきである。さて、マイクロコンビュ ータはこの10年間。 MOS-LSI 技術の進歩に支えられて、集積度、スピードはともに 30~50 倍改善され、 また消費電力も 1/10 以下に低減化された。 前者は 主として LSI の 数細化技術の進歩に負うところが大きく、一方後者はデバイス、回路技術の進歩に負うと ころが大きい、マイクロコンピュータは大別すると (1) 多機能シングルチップ。(2) 高 体能マルチチップ, の2つに分類される。前者は主として家電・民生分野に多く使用され。 私達の生活の中に深く浸透している。たとえば、テレビジョンはマイクロコンピュータの 力によって美しい画面に自動的に最適同調され、ルームエアコンは温度や湿度を検知して 快適な環境を最もエネルギーを節約した形で実現する、一方、後者は高機能・高性能ゆえ に多くは産業分野において使用されている。制御、計測、通信、データ処理、工業などで の実績を踏まえて、最近の1つの特徴は OA、パーソナル コンピュータへの展開にあり、 徐々に私達の生活に密着した 分野に広まってきているといえる。 特に パーソナル コンピ ュータは 人間との対話が中心であるため。 マイクロコンピュータの トータル パフォーマ ソスや価格の他にハード、ソフト両面の使いやすさが重要課題となる。また。パーソナル コンピュータの普及による字譜と 技術の蒸糖は 次の時代にくるであろう ホーム コンピュ - タ普及への基盤を創生するものと思われる.

俊兆 パーソナルコンピュータは高性態 8 ビットマイタロコンピュータが使用されてきたが、最近は 8 ビットから 16 ビット マイタロコンピュータにその対象機種が移りつつあり、ここ 1~2 年のうちに 16 ビット マイタロコンピュータに多くが 移行するものと 予

ii 序

想される.

さた、現在16 ν_s ト マイタロコンピュータは68000、8086、Z 8000 など散機能が世界 の主能を占めているが、 なかでも68000 は現在入手し得る16 ν_s ト マイタロコンピュー タの最も高性能な機能であり、その能力の高さと使いやすきにより、今後広く普及するも のと思われる。

本書は16ビットマイタロコンビュータ68000のハードウェブからソフトウェブ、さら
にシッチ入馬発・ポートまでと含めて解認したものである。68000を使用する技術者が、
その内容と使い力を容易に理解し、実験できるようドエ夫した。本書は大きく分けて正編
から成る。推工編(1章~10章)はハードウェアの解説である。ハードウェアはホス・イン
ターフェイス。入出力インターフェイス。例外処理。DMA 転送技術などについて何に往 窓を払った。部工編(11章~19章)はソフトウェアの解説である。ソフトウェアはホス・イン
かきり多くの例題を取り入れることにとう無解を認めることに留堂した、新田編(20章~ 22章)は「飛光サポートに関する解説である。全編を通じて、68000を使用する技術者、学生の立場に立って、例題を利用しつつ認問点に対する解釈という祖点で執着を行った。本書が16ビットマイタロコンビェータ68000使用技術者の座右の書として役立つことを 郷っている。

最後に、本書刊行に当って御指導いただいた宴渡大学 春英一教授。日立製作所半導体事 業部 初照野県一氏。同武蔵工場 中野浩行氏。石川知雄氏。ならびに丸善株式会社出版部 各位に対し深跡の黄を安する。

1983年2月

著 者

執 筆 者

喜 田 祐 三 株式会社 日立製作所 原 吉 宗 綺 一意 中 村 夫 塚田 飯 郎 船 橋 恒 男 Ш П 昇 高木克明 沢瀬照美 松浦 適 治 野口 孝 樹

志 村 隆 則



目 次

I 68000 のハードウェア

| 1 | 京 之 | がき |
|---|--------|---------------------------------------|
| 1 | .1 7 | イクロコンピュータの進歩2 |
| 1 | .2 680 | 00の複要 |
| 2 | 68000 | のアーキテクチャ |
| 2 | .1 7 | - キテクチャの特徴 |
| 2 | .2 7 | コセッサの内部構造 |
| 2 | .3 V | シスタの構成9 |
| | 2.3.1 | データレジスタ (D0~D7) |
| | 2.3.2 | フドレスレジスタ (A0~A6), システムスタックポインタ (A7)10 |
| | 2.3.3 | プログラム カウンタ (PC)12 |
| | 2.3.4 | ステータス レジスタ13 |
| 2 | 2.4 F | - タの構成 |
| | 2.4.1 | メモリ内のデータの構成14 |
| | 2.4.2 | 整数データの表現形式 |
| 2 | 2.5 基 | ホシステム構成と動作17 |
| | 2.5.1 | 入出力インターフェイスの構成と特徴17 |
| | 2.5.2 | 基本動作サイクル19 |
| | 2.5.3 | 命令プリフェッチ機能 |
| | 2.5.4 | 基本命令シーケンス |

| 3 インターフェイス信号とバスオペレーション22 |
|---|
| 3.1 インターフェイス信号 |
| 3.1.1 アドレスパス、データパス |
| 3.1.2 非同期バス制御信号 |
| 3.1.3 ズスアービトレーション制御信号25 |
| 3.1.4 割込み制御信号 |
| 3.1.5 システム制御信号 |
| 3.1.6 6800 周辺 LSI 制御信号 |
| 3.1.7 プロセッサステータス |
| 3.1.8 /=, / (CLK)28 |
| 3.1.9 信号のまとめ |
| 3.2 パスオペレーション |
| 3.2.1 データ転送オベレーション |
| 3.2.2 パスプービトレーション |
| 3.2.3 バスエラーおよびホールトオペレーション |
| 3.2.4 リセットオペレーション |
| 4 命令の形式とフドレス形式 ···································· |
| 4.1 命令の形式 |
| 4.2 アドレス形式44 |
| 4.2.1 データレジスタ直接形式 |
| 4.2.2 アドレスレジスタ直接形式 |
| 4.2.3 アドレスレジスタ間接形式 |
| 4.2.4 ポストインクリメント アドレス レジスタ間接形式 |
| 4.2.5 プリデクリメント アドレス レジスタ間接形式47 |
| 4.2.6 ディスプレースメント付アドレス レジスタ間接形式 |
| 4.2.7 インデックス付アドレス レジスタ間接形式 |
| 4.2.8 短絶対アドレス形式50 |
| 4.2.9 長絶対アドレス形式 |
| 4.2.10 ディスプレースメント付プログラム カウンタ相対形式 |

| 4.2.11 インデックス付プログラム カウンタ相対形式 | 52 |
|---|----|
| 4.2.12 イミディエイト形式 | 53 |
| 4.2.13 タイック イミディエイト形式 | 55 |
| 4.2.14 インプライド形式 | 55 |
| 5 命 令 の 種 類 | 57 |
| 5.1 データ転送命令 | |
| 5.2 算術演算命令 | 60 |
| 5.3 論理演算命令 | 62 |
| 5.4 2 進化 10 進數演算命令 | 62 |
| 5.5 桁移動操作命令 | 63 |
| 5.6 ビット操作命令 | 64 |
| 5.7 プログラム制電命令 | 65 |
| 5.8 システム制御命令 | 67 |
| | |
| 6 フラグと算術演算 | 70 |
| 6.1 命令実行とフラグの設定 | 70 |
| 6.2 各フラグの説明 | 71 |
| 6.2.1 N 7 9 # | 71 |
| 6.2.2 Z 7 7 / | 73 |
| 6.2.3 V 7 9 / | 74 |
| 6.2.4 C フ ラ グ | 76 |
| 6.2.5 X 7 7 / | 77 |
| 7 命令実行時間 | 78 |
| 7.1 命令実行時間の内訳 | 70 |
| 7.2 実効アドレス計算時間 | |
| 7.3 オペレーション実行処理時間 · · · · · · · · · · · · · · · · · · · | |
| | |
| 7.3.1 データ転送命令実行時間(実効アドレス計算処理時間を含む) | |
| 7.3.2 標準命令実行時間 | |
| 7.3.3 イミディエイト命令実行時間 | 83 |

| 7.3.4 シングル オペランド命令実行時間84 |
|--|
| 7.3.5 シフト/ローテート命令実行時間84 |
| 7.3.6 ビット操作命令実行時間86 |
| 7.3.7 ブランチ関係命令実行時間86 |
| 7.3.8 ジャンプ関係命令実行時間 ·········88 |
| 7.3.9 実効アドレス生成関係命令実行時間 |
| 7.3.10 マルチレジスタ関係命令実行時間 |
| 7.3.11 倍驅变演算命令実行時間 |
| 7.3.12 その他の命令実行時間 |
| 7.3.13 例外処理時間 |
| |
| 8 例 外 処 理92 |
| 8.1 プロセッサ処理状態 |
| 8.2 プログラム実行状態 |
| 8.3 例 外 処 選95 |
| |
| 9 周辺デバイスとのインターフェイス110 |
| 9.1 最小システム構成 |
| 9.2 ROM およびスタティック RAM とのインターフェイス113 |
| 9.3 V/++ = = 0 RAM EO/Y8-7 = / X114 |
| 9.4 割込みベクタ発生回路 |
| 9.5 6800 周辺 LSI とのインターフェイス···································· |
| |
| 10 68000 ファミリ周辺 LSI |
| 10.1 68450 DMAC (Direct Memory Access Controller) |
| 10.1.1 68450 DMAC の特徴 ·······120 |
| 10.1.2 信号線とバス サイクル・・・・・・ |
| 10.1.3 転送プロトコル 124 |
| 10.1.4 68450 DMAC を使用したシステム構成例126 |
| 10.2 68451 MMU (Memory Management Unit) |
| 10.2.1 68451 MMU の特徴······127 |
| |

ix

| 10.2.2 信号線とアドレス変換のパス サイクル |
|---|
| 10.2.3 フドレス変換 |
| 10.3 68120 IPC (Intelligent Peripheral Controller) |
| 10.4 68230 PI/T (Parallel Interface/Timer) ·······················135 |
| Ⅱ 68000 のソフトウェア |
| 1 アセソブラ |
| 11.1 ソースプログラムの構造 |
| 11.1 ソースプログラムの構造 |
| |
| 11.2.1 ラベルフィールド |
| 11.2.2 演算フィールド |
| 11.2.3 オペランドフィールド・・・・・・141 |
| 11.2.4 コメントフィールド・・・・・・141 |
| 11.3 データ形式141 |
| 11.3.1 数值定数 |
| 11.3.2 文 字 定 数 |
| 11.3.3 記 号 |
| 11.3.4 式 |
| 11.4 実効アドレスとアドレス形式 |
| 11.4.1 データレジスタ直接形式145 |
| 11.4.2 アドレスレジスタ直接形式248 |
| 11.4.3 アドレスレジスタ間接形式 |
| 11.4.4 ポスト インクリメント アドレス レジスタ間接形式245 |
| 11.4.5 プリデクリメント アドレス レジスタ間接形式246 |
| 11.4.6 ディスプレースメント付アドレス レジスタ間接形式146 |
| 11.4.7 インデックス付アドレス レジスタ間接形式146 |
| 11.4.8 絶対アドレス形式147 |
| 11.4.9 ディスプレースメント付プログラム カウンタ相対形式247 |
| 11.4.10 インデックス付プログラム カウンタ相対形式147 |
| 11.4.11 イミディエイトデータ形式 |
| 11.4.12 CCR/SR 形式 |
| |

| 11.5 アセンブラ制御命令 |
|------------------------------|
| |
| 11.6 リロケータブルなプログラミング・・・・・150 |
| |
| 12 データ転送命令 |
| 12.1 データ転送命令 |
| 12.2 データ転送命令の応用例 |
| 12.2.1 単純なデータ転送 |
| 12.2.2 ブロック転送 |
| 12.2.3 プログラムスタック |
| 12.2.4 + = - (QUEUE) |
| |
| 13 算術論理演算命令 |
| 13.1 算術演算命令 |
| 13.1.1 加算命令 |
| 13.1.2 被算命令 |
| 13.1.3 補 数 命 令 |
| 13.1.4 多倍精度演算命令 |
| 13.1.5 クリア命令 |
| 13.1.6 符号拡張命令 |
| 13.1.7 テスト命令 |
| |
| 13.1.8 比較命令 |
| 13.1.9 乗 算 命 令 |
| 13.1.10 除算命令 |
| 13.2 論理演算命令 |
| 13.3 2 進化 10 遊數演算命令 |
| 13.4 テストアンドセット命令 |
| 14 桁移動, ビット操作命令 |
| |
| 14.1 論理形桁移動 (論理シフト) 命令 |
| 14.2 算術形析移動(算術シフト)命令 |
| 14.3 循環形桁送り (ローテート) 命令 |

| 14.4 ビット操作命令 |
|--------------------------------------|
| 15 プログラム制御命令 |
| 15.1 分 竣 命 舍 |
| 15.2 サブルーチン操作命令・・・・・・・198 |
| 15.3 引数の受渡し方法200 |
| 15.3.1 値 呼 び200 |
| 15.3.2 番 地 呼 び202 |
| 15.3.3 アドレスレジスタをポインタとして渡す方法203 |
| 15.4 LINK/UNLK 命令 |
| 15.5 条件セット命令 |
| |
| 16 システム制御命令208 |
| 16.1 トラップ発生命令 |
| 16.2 コンディションコード操作命令210 |
| 16.3 その他の命令212 |
| 17 等權命合215 |
| 18 例外処理後のシステム プログラム220 |
| 18.1 リセット例外処理後のシステム プログラム |
| 18.2 割込み例外処理後のシステム プログラム |
| 18.3 トラップ例外処理後のシステム プログラム |
| 18.4 不当命令および未実装命令例外処理後のシステム プログラム222 |
| 18.5 特権違反例外処理後のシステム プログラム222 |
| 18.6 トレース例外処理後のシステム ブログラム |
| 18.7 パスエラー例外処理後のシステムプログラム228 |
| 18.8 アドレスエラー例外処理後のシステム ブログラム223 |
| 19 プログラム例 |
| 19.1 2 進化 10 造数の真数変換 |
| 19.2 1の個数の数え上げ226 |

| xii 目 次 | |
|--|--|
| 19.3 文字列の一致判定227 | |
| 19.4 ASCII から 2 進数への変換 | |
| 19.5 パリティの生成・・・・・・229 | |
| Ⅲ 68000 のサポート システム | |
| 20 68000 マイクロコンピュータ システム | |
| 20.1 H 680 SBC232 | |
| 20.2 H 680 TR 01235 | |
| 21 68000 マイクロコンピュータ開発支援装置 | |
| 21.1 H680SD300のハードウェアの概要 ······238 | |
| 21.1.1 システム構成238 | |
| 21.1.2 システムの機能観要 | |
| 21.1.3 システムの拡張性241 | |
| 21.2 ソフトウェア構成241 | |
| 21.3 HD 680 SD 300 の使い方243 | |
| 21.3.1 入出力機器の指定243 | |
| 21.3.2 システムの動作モード・・・・・・・244 | |
| 21.3.3 ソフトウェアの観発手順 | |
| 22 サポートソフトウェア247 | |
| 22.1 FDOS (Floppy Disk Operating System) | |
| 22.2 EMS (Executive Monitor System)250 | |
| 22.3 CRT = F ; \$250 | |
| 22.4 リンケージニディタ | |
| 22.5 マタロアセンブラ | |
| 22.6 FORTRAN252 | |
| 22.7 PASCAL253 | |
| 22.8 ス − ペ PL/H ······254 | |
| 付 蘇 | |
| 索 引 | |

1 まえがき

1.↑ マイクロコンピュータの進歩

マイクロコンピュータ 4004が過ぎたれてから、すでに10年が過ぎた。この間、LSI 技術の進歩、特に MOSLSI の意味例化、着性能化はマイクロコンピュータの機能、性能を大きく 気残させた。図11は10年間のマイクロコンピュータの進歩を、1個のチップ上に楽顔にされた四路規模すなわか MOSトランジメタの数で示したものである。初期のマイクロコンピュータ 4004は、アルミゲートの Pチャネル構造の MOSLSI 技術で実現されていた。この LSI 技術は、集積度を低く、トランジスタの動作室度も遅かったので、円部の演算チータのビット報を4ビットとして国際規模を分形化し、また命令実行時間も数十四という派性をなマイクロコンピュータであった。

マイクロコンピュータの性能を飛躍的に改善するきっかけとなったのは、シリコンゲー



・ かけとなったのは、 ジョカ MOS-LSI 技術の出現であった。この技術に より、内部設算データのビット編 が8ビット、命令契行時間が数 曲 というマイタロコンビュータが実 現できた。 6800、 Z-60 な どが代決的な機能として広く用い られている。

一方この時期に、演算回路、メ モリ、入出力回路を1個のチップ 上に含んだ4ビットシンダルチ ップマイクロコンピュータが現 れてきた、このマイクロコンピュータは、演算性難は比較的低いが、チップ上に多くの機 被破壊り込んだ LSI である。このようにマイクロコンピュータは、6500のような高性能 マルチチップ マイクロコンピュータと TMS-1000 のような多機能シングルチップ マイク ロコンピュータの 2 個化の傾向が受れてきた。これらは産業界のあらゆる分野で使用され、マイクロコンピュータの音波の聴変落いたともいえる。

LSI 技術の表近の進歩により、LSI 内部の配線の最小幅は 3 pm にまで整照化できるようになった。その結果さらに数倍~十数倍の集積度、スピードの向上を図れるようになった。このような LSI 技術を用いることによって16 ピットの資産データ幅をもち、性能、規模で従来の1ニコンピュータに函数するようなマイタロコンピュータが実現できるようになった。すでに世の中で使用されている16 ピット マイクロコンピュータの代表的なものとしては、68000,8088、28000 がかげられる。

16 ビットマイクロコンビュータは、性能、回路提携のみでなく。 コンピュータ アーキ テクチャも、8 ビット時代のものに比べ大きく遊歩している。

これらの特徴のいくつかを以下に示す。

8. メモリアドレス空間を拡大 1メガバイト以上のメモリフドレス空間をもっている。その結果、より複雑、大規模なブログラムが搭載され、主に高級書語によるプログラム開発が行われるようになる。

b. バフォーマンスの向上

- (1) データ転送、演算の高速化のために、内部データ処理は最大32ビット単位で行われる。
- (2) クロックの高速化とパイプライン方式などの先行制御を行っている。
- (3) 乗算。除算、ストリング処理、ビット処理などの多機能命令の強化を図っている。
- (4) アドレス形式の種類の増加と多機能化により、命令のスループットを向上させている。
- (5) レジスタおよびスタックの機能の向上、数の増加により、処理効率を向上させている。

c. アーキテクチャの向上

- (1) マイタロブログラミング割御方式。モジュール構造化等の設計技術を導入している。
- (2) マルチプロセッサ システムを可能とするような命令。制御信号などを設けてい

る.

(3)より大規模なシステムを効率良く動作させるために、非同筋パスインターフェイスをもっている。

1.2 68000 の 概 要

16 ピットマイタロコンピュータ 680000は、3μm 加工のシリコンゲート N チャネル MOS 技能を用いて実現され、6.44mm×7.26mm のシリコンチップ上に約68000 担い トランシスタを含んでいる。初期の8 ピットマイクロコンピュータ 6800 と比べると、その 空能、回路規模は図 1,2 に示すように大幅に向上してしいる。性能では約 10 倍、回路規模で図 1,2 に示すように大幅に向上してしいる。性能では約 10 倍、回路規模では約 15 倍となっている。 さらに LSI 技術の進歩を十分外活用することによって、将 深に B ピットマイクロコンピュータ アーキテクチャの導入を図っている。 命令体系に、8 ピットマイクロコンピュータのアーキテクチャにとらわれることなく、 新新なアーキテクティを導入することとが可能となった。68000 は、是新の半導体技術、回路技術、計算機技術を報度し、最高の性能と柔軟性。倍額性、使いやする治まして得られたマイクロコンピュータといえる。 さらに、それは何美の 32 ピットマイクロコンピュータへの発展を考慮した構造をもつ 16 ピットマイクロコンピュータである。

その特徴の擬要は次のとおりである.




図 1.2 マイクロプロセッサ の性能比較

- (1) 一貫性と規則性をもったアーキテクチャ
- (2) 多機能、高性能なプロセッサ構造
- (3) 効率的なプログラミング手法のサポート
- (4) ソフトウェアの信頼性向上
- (5) 高機能な例外処理
- (6) マルチプロセッサ用機能
- (7) 多機能インターフェイス

本書は面積に分れている。 I 欄では、88000 のハードウェブについて述べる。 そこで は、アーホテクチャ・インターフェイス信号、アドレス方式。 今令、例外処理、押辺デバ イスとのインターフェイス。68000 周辺ESIについて記述している。 ここで使用している 用添物と、級カモトローラ社あるいは日立動作所で認明者と同じになるように努めた。

Ⅱ編では、65000のソフトウェアについて途べる。そこでは、アセンプラ、各合令タル 一プロ評価な選別、新込み処理などを述べる。各合令の規則時に、必要に応じて担いプロ グラムの例をあげているが、最後に合令の使い方をより理解してもらうために、6種のプ ログラムの例を記した。

面側はサポートシスタルである。ハードウェアおよびソフトウェアのサポートシステムについて述べる。紙面の都合で、評細な説別は態度した。ハードウェアサポートシステムについて独介する。ソフトウェアサポートシステム。日立繋作所から提供されているものを紹介した。16ビットマイクロ=ンピュータシステムにおいて、今後は金重要となるオペレーティングシステムについては、本マイクロコンピュータウリーズの別仮として発刊されることを指令して、本書ではまれていない。

付線として、フドレス形式、および命令一覧表を載せ、本文理解の一助となるよう配慮 してある。 マイクロプロセッサ 68000 t2. 数額の VLSI (Very Large Scale Integrated Circuit) 技術と計算機技術により、高密度、高速性、高いフレキシビリティ、信頼性および使いや すさを実現した高性能16ビットマイクロプロセッサである。そのアーキテクチャは、マ イクロプログラム制御方次の導入による新新作 LSI 構造を有するとともに、将来の32ビ ットマイクロプロセッサへの舞踏を推廣したものとなっている。

2.1 アーキテクチャの特徴

本節では、68000 MPU (Micro-Processing Unit) のアーキテクチャの特徴について簡単 にふれるが、その詳細説明は、本章の次節以後および3章以後で行うこととする。

68000 アーキテクチャの特徴は次のとおりである。

- (1) レジスタが多く、使いやすい。
 - 32 ビットの多機能レジスタを17 億もつ、そのうも8 個はデータ用、11 個はアドレス用である、9 個のアドレス用のレジスタのうち2 個はシステム スタック ポインタとして使用する。
- (2) アドレス空間が広い。
 - 16メガバイトの物理(フィジカル)アドレス空間をもつ。さらに 64メガバイトまでアドレス空間を広げる手段を有する。
- (3)命令は、レギュラな体系で構成され、機能が豊富である。 56種の基本命令をもち、高級言語をサポートする命令を含む。

[†] 物理アドレスは、ハードウェアで定まるアドレスと定義する、これに対し論理アドレスは、ソフトウェア上で定義しているアドレスである。

(4) アドレス形式が強力である.

6種の基本モードがあり、そのなかに計14種のパリエーションをもつ。

(5) 種々のタイプのデータの演算が可能である。

1, 4, 8, 16, 32各ビット長のデータを扱える.

- (6) 強力なベクタ割込み機能をもつ.
- (7) マルチプロセッサ システム用のハードウェア、ソフトウェア制御機能をもつ。
- (8) スループットの高いパス インターフェイスをもつ。

同間および非同期力式のパスインターフェイスをもつ。 アドレス パスは 24 ビット, データ パスは 16 ビットで構成されておりマルチブレックスされていない。 また8 ビットマイクロブロセッサの周辺 LSI と直結できる。

(9) システムの信頼性向上、およびテスト効率向上を図る機能をもつ。

プログラム実行状態をスーパスイザ状態とユーザ状態に分け、ジステムの信領性向 上を図っている。またトラップ、トレース機能を有し、ジステムのテスト差率を向 トさせている。


(10) メモリマップド1/0方式である。

周辺 LSI などに対しても、すべてのメモリアクセス命令を有効に使用できる。

以上のように、68000 はミニコンピュータおよび大形コンピュータのアーキテクチャの 設計思想を取り入れており、広い分野への応用を可能とするような、フレキシブルで、汎 用的広構造を有している。

2.2 プロセッサの内部構造

68000は、以下に達べるようなマイタョブコッタム制度方式を取り込んだ新しい。イブ の VLSI アーキアタチェをもっている。 図2.1 に示すように、角態は大きく実行ニーットと命令制御部に分けられる、実行ニーットは、レジスタと演算画路で構設されている。 にれば、データおよびアドレスの演算を行う部分である。実行ニーットでは、アドレスおよびデータ用の2個の16 ビット傾のパスで各部を結合している。各パスごとに塗別にデータ転送ができるので、LSI 内部での各・レンス。 演算回時間のデータ転送、演算の効率が向上する、パス機造のもう 11 つの特徴は、各パス上の2個所にスイッチがある点である。これらのスイッチを制御することにより、互いに独立したセタションとしてバスを分離できる、分離された各セフィョン学に上位ケード、下位ケードの転送を同時に行うことができる。分類された各セフィョン学に上位ケード、下位ケードの転送を同時に行うことができる。



ALU:蘇密・蘭埋領界ユニット

図 2.1 68000 の内部構造

きるため、内部のデータ転送効率を向上させることができる。さらに、3 個の演算制御ユ ニットでは、アドレス演算およびデータ演算が並列に行われる。

特に拡張ファンタシェンユニットは、32 ビット演算のためのシフト機能、ビット操作機能などの特別な熱環操作を行い、ALU(Arithmetic Logic Unit)を補完する。以上の 実行ユニットに隣接して、以下に認明する新知用の各プロックが配置されている。


68000 の制御社、前途したようにマイクロブログラム領加方式を採用している。マイクロブログラム領南方式は、規則的なメモリ報査を利用して複雑に制御回路を実現できるとが特徴である。また VLSI チップの発売時に、マイクロブログラム用メモリの関係とより制御シーケンズが容易に設定でき、フレキンビリティに富むため、複雑な VLSI インの設計法としてよく使われている。次に、このマイクロブログラムの動作を創料と説明する。

オペレーションコードは LSI チップの外部のメモリから入力され命令レジスタに取り

込まれた後、限2.1に示されているように、命令デコーダで構設される。その結果、実行コニットへはレジスタおよびアッソクションの選択着号が出力され、マイタロ側割エニリ パはマイタ の寿やケーケンス起動のためのアドレスが出力される。68000のマイクのブログラム前部方式の特徴は、1個の LSI チップに全機能を効率良く業債化するために、2 レベルの制御構造を採用し制御用メモリのサイズの小房化を関っていることである。第1のレベルは、ビット観の短いマイタロ前師命令とよばれる命令形式で、複雑なブランチ能力により、マイクロブログラムのシーケンスを制御する。第2のレベルは、ビット個の広いナイ制御命令とよばれる命令形式で、実行コニットの動作を制御する。とれらの構御・ケンスは、20.1に示すように、それぞれ別のメモリ (ROM: Read Only Memory) に配慮されている。LSI 外部から取り込んだ命令によりマイタロ傾倒命令のシーケンスが起動される。とうは、まずマイクロ制御命令からナー創料メモリのアドンスが出力される。その出力アドレスによりナノ側側命令が読み出される。このナノ制御命令が直後に実行ニニットを傾倒することとなる。

2.3 レジスタの構成

図2.2は、68000のレジスタ構成を示す。68000のレジスタは8個のデータレジスタ



(Do~D7), 7個のアドレス レジスタ (Ao~A6), 2個のシステムスタック ポインタ, 1個のプログラム カウンタおよび 1個のステータス レジスタで構成される.

68000 は、構造的に統一性の高い16 ビットのマイクロプロセッサである。特にレジス ダ、データに関して次のような特徴をもつ。

- (1) データレジスタは完全に対称である。すなわちどのデータレジスタも、オペレーションのオペランド(許されるアドレス形式内で)となり得る。
- (2) すべてのデータレジスタとメモリ内のデータは、ビット (1ビット)、ディジット (4ビット)、バイト (8ビット)、ワード (16ビット) およびロングワード (32ビット) の薄盤が可能である。
- (3) パイト、ワード、ロングワードの各オペランドは、整数演算を受ける。オペランドサイズは命令によって指定される。
- (4) すべてのアドレスレジスタは、データをアドレッシングするために同等に使うことができる。
- (5) アドレスレジスタのデータは、ワード、ロングワードのアドレス演算ができる。 各レジスタ際について、以下に説明する。

2.3.1 テータレジスタ (D0~D7)

8個のデータ レジスタはそれぞれ 32ビットの構成である。 オペランドの指定により、 これらをパイト レジスタ、ワード レジスタ、ロング ワード レジスタとして扱うことができる。

図2.2 に示すように、バイトの場合は下位8 ピット、ワードの場合は下位16 ピット、 ロングワードの場合は32 ピット全体を用いる、LSB (Least Significant Bit: 理下位ピット) ト) はヒット番号0. MSB (Most Significant Bit: 選上位ピット) はビット番号31 とし で表される。データレジスタがバイトおよびワードオペレーションのデスティネーショ ンオペランドとして用いられるときは、下位額のみ変化し、残りの上位部は変化した した

2.3.2 アドレスレジスタ (A0~A6), システムスタックポインタ (A7)

アドレス レジスタとシステムスタッタ ポインタは 32 ピット長で構成されている。これ らはパイト サイズで用いることはできない。 したがってアドレス レジスタがオペ レーシ

[†] MOVEQ, MOVEM 命令は例外

■ンのソースオペランドとして用いられるときは、オペレーションサイズに応じて下位のワードか、 ロングワードがオペランドとして用いられる、アドレスレジスタがデスティネーションサイベランドとして用いられるときは、オペレーションサイズがワードならば、オペシンジスタの全は、)が影響を受ける、オペレーションサイズがワードならば、オペランドは演算実行前に、その15 ビット目(符号ビット)が16 ビットめら31 ビットまでの上位の全ビットに自動的にコピーされ演演される(符号拡張: 12.1 節で述べる)。


なおデータ レジスタ、アドレス レジスタは、 共にインデックス レジスタとして用いる ととも可能である。

A7はアドレスレジスタとして用いられるのみでなく、システム スタック ポインタに もなっている。ここでスタック! とは、データの後入れ、先出し (Last.Jn-First-Clut) リ スト構造のレジスタ群(レキリ) のことである。A7は結込みのときなど、システムスタ ッタ ポインタとしてブロセッサが自動的に内容を変化させる場合があるので、ブログラム スタッタ ポインタとして使用するときには注意しなければならない。A7 をシステム ス タッ ポインタとして用いるときには、アドレスを自動がに増加して、新しい人をリアド レスにデータ(戻り希地、例外処理的の逃避データ等)を書き込んだり、自動的に減少して、 でにデータが書き込まれているアドレスからデータを飲み出したりする機能をもつ。

スタックポインタは、関2.2の A7に示すように、ユーザ鉄艦のときと、スーパイザ 状態のときで、自動的に切り換えて使用される。すなわち A7のレジスタは、ユーザブ ログリム状態のときは、ユーザンステム スタックポインタ (USP) となり、スーパイイ ザ ブログリム状態のときは、スーパパイザンステム スタックポインタ (SSP) となる。 68000 がスーパパイザ状態であるとき、A7のレジスタがスーパパイザンステム スタック ポインタとなっているから、ユーザンステム スタックポインタはアドレス レジスタとし て参照することはできない、また送も同様である。

^{↑ 6800} のマニュアル帯では、ジステルスタッタとユーザスタッタという条件で2つのタイクのス タッタを連携している。機器はフドレス レジスタ らへへA(さまご なってを出い。今令のフドレスレ ジスを開発を一つのカス・インタ リッント、保行後アドレス レジスタに I を加える) おとびプリ デタリント (保行前にアドレスレジスタから) を破する) の各種が発行う ことにより、ブロック A的にスタックを観するものである。これた関しては「基準でショクスター関してです。 本着では AT をスタッタ ボインタとして用いるスタックと AVへA 6 および AT をフドレスレ ジスタとして用いるスタックを使ってきた回りすることも

メラック メラック ファナムスタック(A7 七周いる) ユーザンステムスタック プログラムスタック(A0~A6 おごび A7 世間いる、ただし A7 はンステム スタック タレビ用いるのでニッド投票所を まずたほうがよい



(a) ユーザンステム スタック (S=0) (b) スーパバイザンステム スタック (S=1) (サブルーチンジャンプの退避例) (割込み時の退避例)

図 2.3 システムスタック

これらのシステム スタック ポインタにより、図 2.3 に示すようなニーザ システムスタ "ク (S¹=0のとき) とスーパパイザ システム スタック (S=1のとき) を実現できる。

図2.3に示すように、これら2つのシステムスタックはメモリアドレスの大きい方か ら小さい方へ順に使用される。 すなわ ちシステム スタックにデータがブッシュされると スタックボインを付荷管され、システムスタックよりデータが取り出されるとスタック ポインタは増加する.

サブルーチン呼出しの際は、プログラム カウンタが アクティブなシステム スタックに 退避され、リターン時にアクティブなシステム スタックから復帰される、一方トラップ処 理、 割込み処理などの例外処理が起動されるとスーパパイザ状態となり、プログラム カウ ショ、ステータス レジスタかどをスーパパイザ システム スタックへ退避する。

システムスタックへの退避情報についての詳細は8章にて説明する。

システムスタックトのデータ配列を適切に行うために、システムスタックに対するデ - タエントリのアドレスはワードの境界に限定され、データは常にワードの境界単位で終 納される。

[†] Sは後述するステータス レジスタ内のフラグである。

2.3.3 プログラムカウンタ (PC)

69000は32 ビットのブログラムカウンタをもつが、現在はその下位34 ビットのみを LSI チップ外に出力している。したがって生成できるアドレスは、16 進表示で \$000000 から \$PFFFF (0 進表示では、0 から 1677215) の整照となる。命令長が ツ・ド単 位であるため命令は側置準地で示されるアドレスに格納されなければならない。このため プログラム カウンタには必ず偶数 アドレスを設定しておくことが必要である。 特数アド レスを設定した場合はアドレス・ニーンが発生する。このプログラム カウンタの 1 ビット から 28 ビットがサップ外に出力され、A1 ~ A2 のアドレス バスとかっている。

2.3.4 ステータスレジスタ

ステータス レジスタは図2.4 に示すように、16 ビットで構成され、ユーザ バイトとシ ステム バイトに分けられている。図2.4 にステータス レジスタのビット構成を示す。



図 2.4 ステータス レジスタ

- a. ユーザバイト
 ユーザバイトには、キャリィ(C)、オーバフロー(V)、ゼロ(Z)、ネガティブ(N)、エクステンド(X)のコンディションコードフラグが割り当てられている。
- b. システム バイト システム バイトは、次の3種のフラグで構成される.
- (i) 割込みマスク(10~12) 3ビットで、現在実行中のブログラムの優先順位(ブ ライオリティレベル: 0~7) を指定する。にこで示されたレベルと同じかまたは低いレ ベルの部込み要求は受け付けられない、ただしレベル7の割込みは常に受け付けられる。
- (ii) スーパパイザ状態フラケ(S) 実行プログラムがスーパパイザ状態(S=1)であるか。ユーザ状態(S=0)であるかを示す。
- (iii) トレースモード フラグ (T) 本ビットが"1" にセットされていると、命令実行ごとにトレース例外処理を行う、すなわち命令を実行するたびにスーパバイザ状態に入

り、ユーザのトレース サービス ルーチンヘジャンプする。

2.4 データの構成

2.4.1 メモリ内のデータの構成

68000 のシステムにおけるメモリ内のフードおよびバイト構成を図2.5に示す。 1 ワードを構成する2 バイトのうち。上位バイトのアドレスはワードデータのアドレスと同じ偶数アドレスとなっている。下位バイトはワードデータのアドレスより 1 だけ大きい 奇数アドレスになっている。 これらバイトデータは個別にファセスすることができる。



図 2.5 メモリのワード/バイト構成

命令 (1ワード以上で構成される) および複数パイト (ワード、ロンダワード) データ は、ワードの境界ごと (偶数アドレス) にフタセスされる。ロングワード データが偶数 アドレス n に格納されていると、次のデータはアドレス n+4 に格納されることとなる。

68000 は、ビット データおよび 8 ビット、16 ビット、32 ビットの整度データ、ならび ビ 32 ビットのアドレス データ、2 進化 10 進数 (BCC): Binary Coded Decimal) 表現の データの演集を行う、これら各形状の データがい モリ内に格納されるときのアドンス配置 を図2.6 に示す。 図中でハッチした部分が命令によって演算される単位である。2 進化 10 進数データは1.バイトの中に2 ディジット (1 ディジット: 4 ビットで構成される)を 合むように構成されている。10 進度算はバイト単位で行われるので、2 ディジット分を同 時に治療する。



MSB: Most Significant Bit, LSB: Least Significant Bit MSD; Most Significant Digit, LSD; Least Significant Digit 図 2.8 メモリ内の病算データの構成

2.4.2 整数テータの裏斑形式

68000 では 2 値数、2 進化10 進数 および 2 の補数表現による 2 進教のデータ形式を扱う。 ここで2の補数表現について説明する、バイト、ワード、ロングワードの整数を2の補数 (2's Complement) 表現で表すと図2.7のようになる。各サイズのデータは、最上位ビッ トに符号ビットを配置している。したがってバイト データは -128(\$80)~+127(\$7F)。 ワードデータは-32768 (\$8000)~+32767 (\$7FFF)、ロングワードは-2147483648 (\$80000000)~+2147483647 (\$7FFFFFFF) の範囲のデータを表現できる。

68000では、バイトからワードまたはロングワードへ、ワードからロングワードへとデ





図 2.7 整数データの表現形式(2の補圖表現の場合)



■ 2.8 符号拡張 (バイト→ロング ワードの例)

ータサイズを拡張できる。このときの整数データの符号の統一を図るために、符号拡張機能をもっている。

データ サイズの拡張時における符号拡張複雑について図2.8 に示す。この図ではパイト データからロングワードゲータへの拡張の例は示す。符号拡張を行うには、ソース デー タの符号ビットの内容が、そのビット番号より大きなビット位置にコピーされる。符号ビ ット以外の各ビットの内容はそれぞれの対応したビット番号の位置へ移る。この符号拡張 は各データの破算の前に実行される。

アドレス レジスタがデスティネーション レジスタとして指定される場合は、常に符号 拡張が行われる。

データ レジスタがデスティネーション レジスタとして指定される場合は、MOVEQ および MOVEM の命令を実行したときのみ符号拡張が行われる。

2.5 基本システム構成と動作

2.5.1 入出力インターフェイスの構成と特徴

68000のLSI チップは、図2.9 に示すような64 ピンのデュアルインライン (Lual In Line) 形のパッケージに搭載されている。本草では入出力インターフェイスの構成の概要 と物語について述べる。

- a. 非関係パラレルパス 非同期パラレルパス 非同期パス制御ラインには、アドレスストローブ(AS)、リードリオト制御 (R/W)、上位アータストローブ(IDS)がアピアータストローブ(IDS)がある。これらの制御信号によって、メモリ、周辺 LSI などデータアタセス時間の異なる外部デバイスとのデータ転送効率を向上される。868000 MPU はメモリ、周辺 LSI との間でデータを転送を行うときに、相手からデータ転送が発了することを知らせる信号(DTACK)を入力することによって、データ転送サイタルを終了させる。
 - b. マルチプロセッサ用のパスインターフェイ ス 同一パス上にバンを支配できるデパイス (パ ス マスタ)が複数値存在する場合 (たとえば複数側 の MPU または DMAC)、そのバスの支配機のや りとりが、バス要求 (BR)、バスグラント (BG)。



図 2.9 ピン配置

バス グラント フクノレッジ (BGACK) 信号によって、ハンドシェーキング方式で行われる。この一道の動作がバス アービトレーションとよばれる。

c. 非マルデブレックスパス マイクロプロセッサのようなLSI では、パッケージのビン数の影約から、1 本の入出力信号線に複数の機能をもたせる場合がある。特にメモリのアドレス空間を広くとるために、アドレスとデータを助分割で同一パス上にのせる方法が展用されることがある。しかしこの方法ではデータの転送効率を低下させる欠点があるため、68000では23 ビットのアドレスパス A1~A23 と UDS, LDS 信号および16 ビ


ットの収方向データバス D0~D15 を別々に設けている。 これによって高速なバス サイ クルを実現している。

- d. メモリマップド 1/0 メモリ、展辺 LSI などのすべての外部デバイスを単一バ ス上に結合し、コミュケーションを行う、すなわち同一メモリフドレス空間に、メモ リ、展辺 LSI のアドレスを割り付ける。これによって周辺 LSI に対しても、68000 のす べての命令、アドレス 形式が有効に利用できる。
- e. 優先着込み構造 68000には3本(FEG. IPII. IPII.) の削込み剥削入力がある。これは割込みを要求するデバイスからの優先レベルをコード化した入力信号である。 レベルの(は割込みを要求)るがバイスからの優先レベルをコード化した入力信号である。 レベルの(は割込み受求のないことを示し、レベル?が最優先のノンマスカブル制込み受求 であることを示す。

この入力割込みレベルが、内部のステータス レジスタ[†] に格納されている割込みマスタ レベルと比較され、それ以下のと含は割込みは受け付けられたい。

- f. 8 ビットマイクロコンビュータ8800 ファミリの LRI と直轄できる・バスインターフェイス 68000 は上記時間がスインターフェイスの 日かた。 同路式のバスインターフェイスの特別信号線をもつ。 図 2.9 の ℓ オーブル (E)、 ℓ リッドメモリ アドレス (VMA)、 ℓ リッドペリフェラル アドレス (VPA) およびリード/ライト 創修 (R/ ∇) を同期式インターフェイスのために用いる。 ごれたよって 68000 ののの の次ストルに関係され、 ℓ ンターフェイスをもつ8 ビット マイクョンドロエッナ 68000 の同辺 LSI (PIA, PTM, FDC, CRTC, ACIA, SSDA, ADLC, GPIA 等) を利用することができる。
- g. メモリマネージメト機能 3本のクロセッサステータス信号線 (FCO, FC1, FC2) を介して、プロセッサのプログラス集行教館を知ることができる。これを用いて セリ空間にニーザデータ、ニーザフログラム、スールバイザデータ、スールイギブログラム環域を別々に配けることができる。その結果アドレス空間を64メガバイト (16 メガバイト4セグメント) にまて監察できる。これらの債号線を使うことによって、メモリ管理ニニット MMU (Memory Management Unit) によるメモリ強度、アドレスマッピング等を行うことができる。
- h. パスエラー入力信号 入力信号 BERR はバスエラー発生を示す入力で、不応答 デバイス、不当メモリフクセス、割込みベクタ番号取込み不良などを69000に知らせる

[†] 割込み製御入力は負輪理であるが、内部のステータスレジスタの情報は正論差で表されている。



■ 2.10 68000 の基本システム 裕稅權位

のに有効である。この信号によってバスサイクルを終了させ68000は例外処理の実行に遷 移する。図 2.10 は、68000 の基本システムの接続構成を示す。

9.5.2 基本動作サイクル

68000 のサイクル タイムは次のように分けられる。

- a. クロックサイクル 入力クロックの周期である。そのクロックバルスの立上り エッジから次のクロックパルスの立上りエッジまでの時間である。
- b. バスサイクル バイト、ワード データの読出し、 書込みを行うのに必要なタイ ミング シーケンス全体である。 4クロック サイクルで最小バス サイタルが継渡される。 非同期バスインターフェイスで DTACK 信号が遅れて入力されるときは、本バスサイク ルは 4+n クロックの形で延長される。
- e. 命令サイクル 1 命令を実行するのに必要なタイミングシーケンスである。一般 に複数のバスサイクルによって構成される。各命令の実行時間は、 上記クロックサイク ルの数で示される.

2.5.3 命令プリフェッチ機能

68000 は高速性を実現するために命令ブリェッチ(命令の先取り)とよばれる機能を有 する。この機能はある命令を実行中に次の命令を MPU 中に取り込むもので、命令フェル チに要する時間を見場上節約できるという利点がある。68000 はこの機能を実現するため



図 2.11 命令ブリフェッチ用レジスタ群


る命令の第1ッード目が各々セットされる。命令の第2ッード目からの拡張能分は EDB (Entry Data Bus) にセットされる。このように、ブリフェッチ用の特別なレジスタを有 することにより次に実行される命令の全体または一部を先取りし、実施的に命令フェッチ 時間を節約し得るだけでなく、IRD を設けることにより次の命令のデコードを早期に関 物1、高楽化を図ることが可能とれる。

ッングルワードの分岐命令 (Bcc, DBCc, JMP・命令等) を実行したとき、分岐が行われ る場合は、プログラムの流れが飛ぶために、あらかじめフェッチ済の次のアドレスの命令 ワードは不要となる、そのとき、新たに2ワードの命令をフェッチするような領跡が行わ れる。68000では前の命令実行終了までに2ワードがブリフェッチされるため、アドレス 空間の最後の1ワードにシングルワードの分岐命令などを配置しておくと、前の命令の実 行中に行われる命令フェッチ動作でアドレス・テーを発生するので性態が必要である。

254 基本命令シーケンス

図2.12に 68000 の基本命令シーケンスの一例を示す。 前項で述べた プリフェッチ機能 を有しているために、各命令の実行時には、引き嫌いて行われる命令列の2 ワード分がメーリから MPU 内に取り込まれる。 図にハーッチで示したベス サイクルは MPU の演算結 限のワード データを メモリ へ転送するサイタルである。 条件プランチ命令(Bcc)を実行するときは、 2 クロックの区間で条件判定を行う。 この間はデータ バスは使用されない。 前節で述べたように分岐が行われるときは、 前のサイタルでフェッチされた命令 ワードは 捨てられ、 女娘先の新命令な 2 フードフェッチする。

分岐命令で分岐したときは新たに命令を2ワードフェッチするが、それ以外の通常命令



では、その命令自身のワード数分だけ新しい命令ワードをフェッチするようなシーケンス をもっている.

この章では 68000 のインターフェイス信号の機能について説明し、次に、それらの信号 の基本動作であるバスオペレーションの種類とタイミングについて述べる。

3.1 インターフェイス信号

68000 のインターフェイス信号は図 3.1 に示すようなグループに機能的分類をすること ができる、以下に各機能グループごとに信号の説明を行う。

3.1.1 アドレスパス、データパス

a. アドレスパス (A1~A23) [出力] 68000 のアドレスパスは 23 ビットで進成 され、8 メガワード (16 MByte) のデータを直接にフドレッシングすることができる。ア



ドレスペスは単方角性のスリースケートバスで、製造みサイクルを除くバスオペレーションサイクルに対してアドレスを供給する。ここで供給されるアドレスセリンドゲータ (16 ビット) をアクセスするためのもので、パイトゲータ (8 ビット) とアクセスするためには入りなるアドレス信号が必要である。68000 におけるアドレス付けはパイトを単位として行われ。プロセッサ内部には入りのアドレスが存在する。入りのアドレスは重接には対策に出力されていたいが、プロセッサがパイトゲータをアクセスするときには入りの値に応じて上位ゲータストロープ (UDS) が出力される。これについては後の31.2 項。で述べる。

アドレス バスは、前込みサイクルのときには別の意味をもつ。すなわち、前込みアタノ レッジ サイクルではアドレス バスの A1、A2、A3 からはどのレベルの割込みがサービ スされているかについての情報が明治される。なお、アドレス バス A4~A23 はこのとき すべて "Fills" レベルにセットされる。

b. データバス (Do-D 15) [入出力] データバスは16ビットの双方向性のスターステートバスで、プロセッサが外部のデバイス (メモリキ周辺装置) とデータの程受を行うための汎用のデータ通信器である。データ視受はワード長 (16ビット) のいずれでも可能である。

データバスを介してプロセッセと外部デバイスの間で投資されるデータは、通常、プロ セッサを動作させるための命令およびデータである。ただし制込みアフリッジサイタル のときだけは、外部デバイスからプロセッサに対して飼外バッタ番号が転送される(プロ セッサはこのときにバストに扱っているデータを倒外ペクタ番号として発用する)、

3.1.2 非同期バス制御信号

以下の信号はプロセッサが外部デバイスとデータの授受を非同期的に行うための信号で ある。

- a. アドレスストローブ (AS) [出力] アドレスストローブはアドレスバスに有 効なアドレスが出力されていることを示す信号である。
- b. リード/ライト (R/\overline{W}) [出力] この信号はデータ バス上のデータ転送がリード サイクルなのかライト サイクルなのかを定める。すなわち、 R/\overline{W} ="High" のときリード サイクル、 R/\overline{W} ="Low" のときライト サイクルである。
 - e. 上位テータストローブ、下位データストローブ (UDS, LDS) [出力] データストローブ信号はプロセッサがデータバス上のデータを読み取るタイミングまたはデー

タバス上へデータを出力するタイミングを示すものである。データストローブ信号は本 深11 1本だけでもすたが、6800の場合は UDS、LDS と2 4年間差することにより、メモ リのワードだけでなくパイトごとのリード/ライト オペレーションが可能となっている。 表3.1に UDS、LDS の機をを示す。この表からわかるように、 UDS、LDS がインア タティブであるかぎりリード/ライトオペレーションは行われない。また、ワードのリー ド/ライトオペレーションでは UDS、LDS のいずれもがフサートまれ、バイトのリード/ ライトオペレーションでは 内部の アドレス AO の "Low"、"High" に対応して、それぞれ UDS、LDS の一方だけがファートまれる。

表 3.1 データ バスのデータ ストローブ制御

| $\mathbb{R}/\overline{\mathbb{W}}$ | UDS | LDS | A 0 | D8~D15 | D0~D7 | オペレーション |
|------------------------------------|------|------|------|---------------------|----------------------|--------------|
| _ | High | High | _ | eccet1 | eeee†1 | No operation |
| High | Low | Low | _ | D8~D15 | D0~D7 | ワード リード |
| High | High | Low | High | ++++11 | D0~D7 | 下位バイトリート |
| High | Low | High | Low | D8~D15 | ******1 | 上位パイトリート |
| Low | Low | Low | _ | D8~D15 | D0~D7 | ワードライト |
| Low | High | Low | High | D0~D7 ^{t2} | D0~D7 | 下位パイトライ! |
| Low | Low | High | Low | D8~D15 | D8~D15 ^{†3} | 上位バイトライト |

11 **** 社無効データ

†2 D8~D15 には D0~D7 と同じ内容が出力される。

†3 現状の 68000 では D 0~D 7 には D 8~D 15 と同じ内容が出力される。

d. テータ転送アクノレッジ(DTACK)[入力] この信号は外部がイスがデータをリードまたはライトすることが可能になったタイミングをファセッキに知らせるための信号である。接で述べるようにブロセッキのリードまたはライトのバスサイタルは、SO、SOの扱の対策で構成され、ブロセッキは54の後難で外部からDTACKがアナートされていなか否かをチェックする。もし、このとき、DTACKがアナートされていなか否かをチェックする。もし、このとき、DTACKがアナートされていなければ、S4とS5の間に Sw (フェート状態)が構えされ、プロセッキはDTACKがアナードされるまで持つことになる。すなわち、アクセスタイムの湿・外部デバイスも、そのフタセスタイムに応じてDTACKを進めせてアナードすれば、プロセッサとのデータ競奨を環実に行うことができる。したがって、外部デバイスとプロセッサ間の非同期の

^{† 88000} のマニュアルだは、信号がアクティグまだは難(frue)であることを示すためにアキート (Assert) という音楽を思い、イソファチッグ (作と状態) か偽 (False) であることを示すために ネゲート (Negato) という音楽を用いている。しかし本書では従来からの前側からみて、アクティ グ、イソフティイツの方が、合号や可能ですしか。 "比igh" のいかんにかかわらず、実際の動作 をよく実践していると考えられる場合は、後の可能をかけ、

データ転送を可能にしているのは、この DTACK 信号である。

3.1.3 バス アービトレーション制御信号

以下の3つの信号は、プロセッサも含めて2つ以上のバスマスタになり得るデバイスが 存在するときに、どのデバイスがバスマスタになるかを決定するのに必要な信号である。

- a. バス要求 (BR) [入力] この信号は、外部デバイスがバスマスタになることを プロセッサに要求する信号である。この信号の入力端子には、バスマスタとなり得るすべ てのデバイスからの俳号のワイセドナアがとられたものが入力される。
- b. バスグラント (BG) [出力] この信号は、プロセッサが他のすべてのバスマス タとなり得るデバイスに対してバスの解放を行うことを示す信号である。バスの解放はそ のとき実行中のバスサイクルが終了した時点で行われる。
- - (1) バスグラント信号 (BG) を受信すること
- (2) アドレスストローブ信号 (AS) が休止状態 (インアクティブ) であること、つまり、プロセッサがバスを使用していないこと
- (3) データ転送アクノレッジ信号 (DTACK) が休止状態であること。 つまり、メモリまたは入出力デバイスがバスを使用していないこと
- (4) バスグラントアクノレッジ信号(BGACK)が休止状態であること。すなわち、 バスマスタ権をとっている外部デバイスが他に存在しないこと

3.1.4 割込み制御信号

敷込を優先レベル(PEG、PEJ、PEJ) 「入力」 これらまなの恵込み制御信号は 外部デバイスがプロセッキに対して割込み要求があることを示すために用いられる。外部 の割込みは3 ピットにエンコードして入力され、7 レベルの割込みが可能である。 報込み レベルは7 が疲も優先度が高く、1 が残も優先度が低い、また 0 は割込みがたいことを示 す。ここで、PEJのが最下位ピット (LSB)、PEJ2 が成上位ピット(MSB) である。

3.1.5 システム制御信号

a. バスエラー (BERR) [入力] この入力信号は、現在実行中の命令サイクルで障

告が生じたことをプロセッサに知らせるための信号である。ここでいう障害とは次のよう なものである。

- (1) デバイスが応答しないとき
- (2) 割込みベクトル番号をとらえられないと言
 - (3) 不正なアクセス要求がメモリ管理ユニット (MMU) によって検出されたとき
 - (4) 他に応用システムに依存するいろいろなエラーが発生したとき
- b. リセット (RES) 【入出力】 この双方向債等線は、外額のリセット信号に応じて プロセッサをリモットする験音をわっている。 すなわち、この郷子に Tuow" レベッガス 力されると、プロセッサはシステムイニシャライズシーケンメを開始する。レベップロ セッサの内部で RESET 命令が実行されると、この郷子よりリセット信号が出力される。 すなわち、プロセッサは外部デバイスをリセットすることができる。ただしこの場合プロ セッサ自身の状態はリセットされたい、たね、プロセッサはよび外間デバイスを含めた金 システムをリセットするには、リセットとホールト端子に同時に Low レベルを入力する 必要がある。
- c. ホールト (HALT) [入出力] この双方向信号線へ外部から"Low"レベルを入力すると、プロセッキは現在のパネサイクルを完了した時点で停止する。プロセッキが停止すると、すべての制御角号は依止状態になり、データパスおよびアドレスパスはヘイインビーダンス状態になる。また、プロセッキが2重パス障害のような状態になったときもプロセッキは停止し、このことを外界に知らせるため、この増予より"Low"レベルが出力される。

3.1.8 6800 周辺 LSI 制御債具

以下の3つの信号線は、68000が6800の周辺 LSI を使用することを可能にするために 設けられたものである。

- a. イネーブル(E)[出力] この信号は6800周辺 LSI に共通なデータ転送の同期 クロック信号である。このクロックの周期は68000の10 クロックサイクルに等しく6 クロックが "Low"、4 クロックが "High" という仕様になっている。
- b. パリッドペリフェラルアドレス (VFA) [入力] この歯号はセレクトされたデバイスが 6800 周辺 LSI であることをヴァセュッセス知らせるための信号である。 プロセッドはこの信号を受けるとデータの転送をイネーブル信号 (E) に同期して行い、また。割込みをオートペクタ組込み (9 弊終則)で行うようになる。

e. パリッドメモリアドレス (VMA) [出力] この出力信号は、フドレスバス上 に有効なアドレスが出力されていることを示す。 同時に、VPA 入力に対する応答である こと、すなわち、データ転送がイネーブルに同額して行われることを示す。

表 3.2 ファンクション コードとサイクル タイプ

| FC2 | FC1 | FC0 | Cycle Type |
|------|------|------|-----------------------|
| Low | Low | Low | (Undefined Reserved) |
| Low | Low | High | User Date |
| Low | High | Low | User Program |
| Low | High | High | (Undefined Reserved) |
| High | Low | Low | (Undefined Reserved) |
| High | Low | High | Supervisor Data |
| High | High | Low | Supervisor Program |
| High | High | High | Interrupt Acknowledge |

麥 3.3 信 号 の 主 と め

| 信 号 名 | ニモニック | 入力/出力 | アクティブ状態 | スリーステート |
|-----------------------------|------------------|-------|--------------------------|--------------|
| プドレス バス | A1~A23 | 出力 | High | 0 |
| データバス | D0~D16 | 入出力 | High | 0 |
| プドレス ストローブ | AS | 出力 | Low | 0 |
| リード/ライト | R/₩ | 出力 | Read: High Write: Low | 0 |
| 上位データ ストコープ, 下位データ ストローブ | UDS, EDS | 出力 | Low | 0 |
| ゲータ転送アクノレッジ | DTACK | 入力 | Low | |
| バス要求 | BR | 入力 | Low | _ |
| バスグラント | BG | 出力 | Low | _ |
| パスグラントアクノレッジ | BGACK | 入力 | Low | _ |
| 割込み優先レベル | IPLO, IPL1, IPL2 | 入力 | Low | _ |
| バスエラー | BERR | 入力 | Low | - |
| リセット | RES | 入出力 | Low | オープンドレイン |
| オールト | HALT | 入出力 | Low | オーブン ドレイン |
| イネーブル | E | 出力 | High | _ |
| バリッド メモリ アドレス | VMA | 出力 | Low | 0 |
| バリッド ベリフェラル アドレス | VPA | 入力 | Low | _ |
| ファンクション コード | FC0, FC1, FC2 | 出力 | High | 0 |
| 90 + 9 | CLK | 入 カ | High | _ |
| 電 原(5V) | Voo | 入力 | | _ |
| 接 地(0V) | Vss | 入力 | - | - |

在) ○印はスリーステート併号であることを示す。

3.1.7 プロセッサステータス

ファンクション コード (FC0、FC1、FC2) このファンタションコード出力は、 表3.2に示すようにプロセッサのブログラル集行状態ならびにノモリ等のファクセスの種類 を示す、すなわち、ユーザモードかスーパスイザモードか、プログラムフェッチャイラ ルカデータ ファセスサイクルかが示される。さらに、これら3つの出力がすべて"Hga" レベルの場合はプロセッサが組込みを受け付けたこと (制込みアラノレッジ) を安す、

3.1.8 クロック (CLK)

クロックはブロセッサを動作させるための信号で、その最大周波数が 4, 6, 8, 10, 12 MHz の MPU が用意されている。

3.1.9 信号のまとめ

表3.3に今まで述べてきた信号のまとめを示す。この表には、信号名とそのニモニック、その信号の入出力の区別。 アクティブ状態が "High" レベルなのか "Low" レベルなのかが記されている。 さらに、この表の右端には、その信号がスリーステートになり得るかどうかが示されている。

3.2 バスオペレーション

この節では、68000 のパスオペレーションについて説明する、パスオペレーションには データ転送、パスアービトレーション、パスエラー、およびホールト、リセット等のオペ レーションがある。 なお、密込み発生時のパスオペレーション、6800 周辺 LSI とのデー タ転送オペレーション、また、DMA 時のパスオペレーションについては 8.9 および 10 他にて説明する。


3.2.1 データ転送オペレーション

プロロッサと外層デバイスとの間で行うデータ転送性データ転送ポレンションに従っ で行われる。このオペレーションでは、ゲータバス (Do-Dis)、アドレスバス (AI~ A23) および非同類データバス質問告号 (AS, UDS, LDS, R/W, DTACR) が用いら れる。また、そのと意義行されているバスオペレーションのタイプを示すためファンタン ョンコード (FC0~FC2) が出力される.

データ転送オペレーションには、リードサイクル、ライトサイクルおよびリードモディファイライトサイクルの3つの基本オペレーションがある。以下、これら3つの基本オペレーションについて説明する。

a. リードサイクル リード サイクルはプロセッオが外部ディイスからデータを読み取るオペレーションである。プロセッオが実行すべき命令は外部メモリに格納されているので、命令フェッチもこのリードサイクルで行われる。実行中のリードサイクルが含やであるか、データであるかはファンタションコード (FCO-PCI) に出力表示される。

図3.2 にリード サイタルのタイミングチャートを示う。 ここでリード サイタルとして ワード リード, 上位パイト リード, 下位パイト リードの 3 つが示されているが、その違 いせ表 3.1 でも示したように、上位データストローブ (UDS), 下位データストローブ (UDS) のアサートの仕方が違うだけである。ここではワード リード サイタルについてそ のオペレーションを説明する。




SO 炊棚では、まず、R/W ラインがリード状態 (High レベル) にされ、ファンタショ ソコードがFCO-FC2 へ送出される。Sの状態ではアドレスパスはまだハイインビーダ ン水鉄館である。次にSI 状態! にたるとアドレスパスのハイインビーダンス状態が衝除 され、そこからアタセスすべをデバイスのアドレスが送出される。S2 状態ではアドドス

^{† 51} 状態: S0 と S2 の間の CLK=Low レベルの状態である。 本書 では クロック サイタルの 各数状態を省略している場合がある。

ストローブ $\overline{(AS)}$ と上位データストローブ $\overline{(UDS)}$, 下位データストローブ $\overline{(LDS)}$ が $\overline{$ $\overline{ }$ $\overline{ }$

AS 信号を受けると外部デバイスはアドレスをデコードして、どのデバイスが選択されているかを知る、選択されたデバイスはデータバス上にデータを送出し、また、同時にデータ送出を行ったことを示すデータ転送アクノレッジ(DTACK)をアサートする。

ーガブロセッサは、S4状態の終りで DTACK がアサートされているかどうかチェッ クし、アサートされていればすぐに S5 状態に入る。もしこのときアサートされていたけ れば、S5 の状態に入らず Sw 状態(ウェート状態)に入る。この Sw 状態は図、3.1に示 すように、DTACK がアサートされるまで終入されるので、データファとス時間の遅い



リード サイクルが終了すると、外部デバイスもデータ選出を停止するとともに、 DTA CK をネゲートする、以上、リード サイクルのオペレーションをまとめてフローチャート にすると図 3.4のようになる。

b. ライトサイクル ライトサイクルはプロセッサが外部デバイスに対してデータ を書き込むオペレーションである。図3.5 はライトサイクルのタイミングチャートである。ライトサイクルにも、ワードライト、上位バイトライト、下位バイトライトのサイタルがあるが、その違いはリードサイタルの場合と全く同じである。以下ワードライトサイクルのオペレーションの説明を行う。


まず、50 状態で、プロセッサはファンタションコードを FC0~FC1 へ出力する。こ のときアドレス パスはまだハイインピーダンス状態にある。51 状態にたるとアドレス パスのハイインピーダンス状態が解除され。そこからアタセスすべきデバイスのアドレスが

```
3.2 パスオペレーション
                                                   37
                                         外部デバイス
     デバイスをアドレス
So{ 1) R/Wをリードにする
2) ファンクションコード
     ファンクションコードを FC0~FC2 に送出する
S1(3)
     アドレスを A1~A23 に送出する
     アドレスストローブ (AS) をアサートする
S2 (4)
     上位データストローブ (UDS) および
     下位デークストローブ (LDS) をアサートする
                                         データ読出し
                            1) アドレスをデコードする
                            2) データを D0~D15 に送出する
                            3) データ転送アクノレッジ (DTACK) をアサ
ートする
     データ取込み
S6(1) データをラッチする
S7{ 2) UDS と LDS ポネケートする
                                         サイタル終了

    データの D0~D15 への送出を停止する

    DTACK をネゲートする

      次のサイクルを開始
               図 3.4 ワードリードサイクル フローチャート
         A1~A23
```



送出される。次のS2状態ではアドレスストローブ (AS) がアサートされ、R/W が "Low" レベルになってライト サイクルであることを示す。 S3 状態になるとデータ パス からデータが送出され、また、S4状態で上位データストローブ (UDS)、下位データス トローブ (LDS) がアサートされる。

外部デバイス値では送出されたアドレスをデコードして、どのデバイスが選択されたか を知る、選択されたデバイスはデータ パス上のデータを UDS または LDS を用いてメモ リないしレジスタへ取り込み、プロセッサに対して DTACK をアサートする、なお、プ ロセッサでは DTACK がアサートされているかどうかをリード サイクルと同じようにS 4の終りでチェックする。このとき DTACK がアサートされていなければ Sw 状態が S5 の前に挿入されるので、 書込みに時間のかかるデバイスでは DTACK のアサートを遅ら せればよい

プロセッサは S4 または Sw 状態で DTACK がアサートされると、S5 の状態へ入りS 6. S7の状態へと進む、S7 状態では UDS, LDS をネゲートし、さらに、AS をネゲート する. データ バス上のデータおよび R/W のライト状態は S7 状態の間は保持され、次 のサイクルの SO 状態になって始めて、データ バス上からデータが除去され、R/W ボリ ード状態に戻る.

また、デバイス側では AS がネゲートされたのに応じて DTACK をネゲートする。 以上のライトサイクルのオペレーションをまとめてフローチャートにすると、図3.6の ようにかる

c. リードモディファイライトサイクル リードモディファイ ライトサイクルは、 プロセッサが外部のデバイスからデータを読み取り、それに論理演算操作を加えて変更し たデータを同じアドレスのデバイスに書き込むオペレーションである。このサイクルはリ ードとライトオペレーションが連続して実行され、分割できないバスサイクルである。 これはリードモディファイ ライトサイクルの重要な特徴である。リードモディファイライ トサイクルはマルチプロセッサシステムにおけるプロセッサ間の交信で非常に有用な役 割を果す。すなわち、2つ以上のプロセッサ間で共有されるデバイスまたはメモリを1つ のプロセッサがリードモディファイ ライトサイクルで使用している間は、他のプロセッサ はこのデバイスまたはメモリをアクセスすることができない、したがって、プロセッサ間 の交信のために必要なフラグ等に対するリード/ライトの競合を避けることができる。

68000 では TAS (Test and Set) 命令だけがリードモディファイライトサイクルを使 用する。TAS 命令はバイト操作しかできないので、 ワード リードモディファイ ライトサ

```
33
       プロセッサ
                                         外部デバイス
 SO(1) ファンクション コードを FC0~FC2 に送出する
 S1(2) アドレスを A1~A23 に送出する

 アドレスストローブ(AS)をアサートする

   4) R/W をライト状態にする
 S3 (5) データを D0~D15 へ送出する
S4(6) 上位チータストローブ(UDS) または
      下位データ ストロープ (LDS) かアサートする
                                         データ書込み
                              アドレスをデコードする
                            2) データ D0~D15 をストアする
                            3) データ転送アクノレッジ (DTACK) をアサ
 ートする
      出力転送を終結

    UDS, LDS をネゲートする

   2) AS セネゲートする
                                         サイクル終了

    DTACK シネケートする

   3) データをデータ バス上から除去する
   4) R/W をリード状態にする
      次のサイクルを開始
              図 3.6 ワードライトサイクルフローチャート
            A1~A23 ]-(
           D0~D7or
D0~D15
          FC0~FC2
```

図 3.7 バイト リードモディファイ ライトサイクル タイミング

```
34
       3、 インターフェイス信号とバス オペレーション
       プロセッサ
                                             外部デバイス
      デバイスをアドレス
SO(1) R/Wをリードにする
      ファンクションコードを FC0~FC2 に送出する
   2)
S1[3)
      アドレスを A 1~A 23 に送出する
S2(4) アドレススローブ (AS) をフサートする
5) 上位データストローブ (UDS) または
      下位データ ストローブ (LDS) をアサートする
                                             データ読出し
                               1) アドレスをデコードする
                               2) データを D8~D15 または D0~D7 に送出
                               3) データ転送アクノレッジ (DTACK) をアサ
S4( * DTACK *+ - > 2 + 5
                                  ートする
      データ取込み
     データかラッチする
S7 (2) UDS # tot LDS **+-++&
                               1) D8~D15 または D0~D7 から データを除
S8~S13(* データを修正する
                               2) DTACK セネゲートする
      出力転送を開始
S14(1) R/W をライトにする
S15(2) データを D8~D15 または D8~D7 に送出する
516(3) UDS または LDS シフサートする

    D8~D15 または D0~D7 上のデータをス

                                  トアナス

 DTACK をアサートする
```

出力転送を終結

S19{ 1) UDS または LDS をネケートする

サイタル終了 DTACK サネゲートする

So{ 3) D8~D15 または D0~D7 上からデータを除去する 4) R/W をリード状態にする

次のサイクルを開始 図 3.8 バイトリードモディファイライトサイクルフローチャート イタルは存在しない、パイトリードモディファイライトサイタルのタイミングチャート を図3.7に、また、フェーチャートを図3.8に示す、リードモディファイライトサイタ ルはリードサイタルとライトサイタルが続けて実行されるだけなので、詳細な動作の説 別はここでは名略する。ただし、アドレスストローブ (AS) はこのサイタルの書すっと フサートされるので生寒されたい。

3.2.2 バスアービトレーション (Bus Arbitration)

バス アービトレーションは外部デバイスたとえば DMAC'が プロセッサから独立して データバスを使用するときに必要とたるオペレーションである。すなわち、バス側鉤能力 を有するデバイス (プロセッサを含む) が2 つ以上で1 つのバスを共有すると、バス アタ セス競合の問題が必ず生する。この競合を避けるためには、バス制御の支配権をどのデバ イスがもつか、すなわち、どのデバスマバスマスをなるかを決める必要がある。この オペレーションをバス アービトレーションという。


63000 ではバス アービトレーションを可能にするために、バス要求 (BR)、バス グラ ント (BG)、バス グラント アタノレッジ (BGACK) という 3 本の質詢信号が用意され ている。アービトレーション回路はブロセッサの外に、デイジチェイソまたはプライオリ ティ エンコーダ等を用いた制御回路として構成される。この場合、バス マスタになり得 各外部デバイスはいくつあってもよいが、プロセッサは外部デバイスよりもバス マスタ権 は低く格付けされることになる。

図 3.9 はバス アービトレーションのタイミング チャートである。以下 この図に従いながら、バス アービトレーションのオペレーションを製明する。

バス制制能力を有するデバイスがバスを使用したいときには、まず、プロセッキに対し でバス要求 (BR) をアサートする。このようなデバイスが複数偏あるときは、ワイヤド オアして BR へ入力する。プロセッサのオペレーションとこの信号は全く非同期であり、 プロセッサはタロック (CLK) でこの信号をサンプリングし、同期化する。したがって、 プロセッサが BR のアサートを内部的に露知するには BR 入力接約0.5~1.5 タロック サ イタルの制制が必要できる。

プロセッサは IR がアサートされたことを内間で認知すると、プロセッサが 50 状態でない場合は次のクロック サイクルで、また、50 状態の場合は次の次のクロック サイクルで、スクラント (BG) をアサートする、すなわち、BGはプロセッサの実行状態のいか


[†] DMAC: Direct Memory Access Controller (10 章診照)



3 3.9 バスアービトレーション タイミング

んだかかわらず。BR に対して約1.5~2.5 タョック サイクル後に必ずた落する傷号である。このため、プロセッサのバスマスタ機は外部デバイスより低く格付けられることになる。 ただし、プロセッサはバスサイクルの途中であっても BG のアサートを行うが、そのバスサイクルは最後まで正しく実行される。プロセッサはサイクルを終了し次第、バスマスタ機の敦策を行う。すなわち、プロセッサはアドレスバス、データバス、AS、LDS、UDS、R/W およびファンタションコードをハイインピーダンス炊棚にする。

バスマスタ権になり得る外部デバイスが2つ以上存在すると、 BG は外部のパスフー ビトレーション回路を通じて、パス要求と出しているデバイスに受け取られる。その外部 デバイスは BG を受け取ると、そのとを実行されているパスマイクルが終了するのを待 ってパスマスタ権を獲得する。 ここで、実行中のパスサイクルとはブロセッサもしくは 他の外部デバイスがパスマスタになっているパスサイクルのことである。プロセッサのパ エサイクルの終了は、アドレスストローブ (AS) およびデータ転送アクノレッジ (DT ACK) がオゲートされることによって知ることができ、他の外部デバイスが使用するパス



サイクルは BGACK および DTACK がネゲートされることによって知ることができる。 以上のようにして、BR をアサートしたデバイスがバスマスタ権を獲得すると、そのこ とをプロセッサに知らせるためにバスグラント アクノレッジ (BGACK) をアサートす るととも、BR をネゲートする、プロセッサは BR がネゲートされたのを受けて BG を まネゲートしバス アービトレーションを終了する、プロセッサはその後は BGACK がネ ゲートされることを行ってけてかる。

新しいパスマスタは、アドレスパス、データパスを AS、UDS、LDS、R/W およびファンタションコードで選当に制御することにより、データ転送のパスサイクルを形成することができる。 図 3.9 では新しいパスマスタが形成するパスサイクルは 1パスサイク

ルしか示していないが、2つ以上であってもよい。しかし、このときパスマスタは必ず BGACK をフサートし続けておかねばならない。BGACK は附定のパスマイタルが完全 に終了してからネゲートする。これは、外部デバイスのパスマスタ権の放棄を意味する。

プロセッキ性 BGACK がネゲートされたことを知ると、他の外部デバイスからのバス 要求 (BR) が受け付けられていないかざり、バスマスス権を回復する。し、ここで他 のデバイスが BR をフサートしていれば、外部のア・ビドレーン。ン制舞団時で再アービ トレーン。ンを行い、外部デバイスが死にバスを告めすることになる。


以上、バスアービトレーションのオペレーションをまとめると、図3.10のフローチャートのようになる。

3.2.3 パス エラーおよびホールト オペレーション

68000 のデータ転送パスオペレーションは、DTACK 保号を用いた非同期のハンドシェーケデータ転送方式である。もし、何らかの原因で、たとえば、アドンスされたデバイスが存在しなかったり、電源が供給されていなかったりすると、ハンドシェークが成立し、 でした から 本態をここではパスエラーとよぶことにする。パスエラーの検出は 外部回路に全かされているので、パスエラーとしてどういうものを設定するかはユーザの自由である。外部でパスエラーが検出されると、DECR の入力信号を介してプロセッサにパスエラーの発生が知らされる。プロセッサとしてはパスエラーに対する効量は、BERR 入力のほかに 日本IIT 信号がアサートされているかどうかで、再実行するかあるいは例外処理をするかが決められる。この項ではパスエラー時のパスオペレーションおよびホールト誇のパスオペレーションおよびホールト誇のパスオペレーションおよびホールト誇のパスオペレーションについて説明する。

- 8. バスエラー例外処理 バスエラー例外処理が行われるのは、FALT 信号がアサートされずに、BERR だけがアサートされたときである。 図っ11 に示すようにフセッサは、ます、BERR がアサートされたことを S4 または Sw 0.1 に示すようにアセッサは、アータバスおよびアドレスパスをハイインピーダンス決酷にする。 プロセッサは次に BERR がネゲートされたことを知って、例外処理シーケンスを開始する。
- b. パスサイクルの再算行 プロセッサがパスサイタルを実行中に BERR および HALT がともにフサートされると、プロセッサはそのパスサイタルを再実行する。図 3.12にパスサイタル再実行のタイミングチャートを示す。

プロセッサは、BERR と HALT が同時にアサートされていることを S4 または Swの クロックの立下りで検出すると、実行中のバス サイクルを終結し、データ バスおよびア







図 3.12 再事行バス サイクル タイミング

ドレス バスをハイインピーダンス状態にする。そして、プロセッサは HALT がネゲート されるまでホールト状態になる。次に HALT がネゲートされるとプロセッサは前と全く 同じアドレス、データ、制御のもとにバスサイクルを再実行する。ここで、 HALT のネ ゲートは必ず BERR をネゲートして1クロック後以降に行わればならない。そらでない ときは不正シーケンスとみたされ、ベクタ番号0の例外処理とたるので注意が必要である。 プロセッサはリードモディファイ ライトサイクルに対してはバス サイクル の再実行を

行わない。これはリードモディファイライトサイクルは再実行しても結果が正しくなると はかぎらないからである。リードモディファイライトサイクル実行中に再実行の要求があ ったときには、バス エラー個外観理とかる

c. ホールトオペレーション BERR がネゲートのとき HALT だけがアサートス れると、プロセッサはホールト状態になる、すなわち、プロセッサは実行中のバスサイ クルが終了すると、アドレスバスおよびデータバスをハイインピーダンス状態にして、 HALT がネゲートされるまで 次のバス サイクルの実行を停止する。 図 3.13 はホールト オペレーションを図示したものである。ここで、HALT がアサートされても DTACK が ネゲートされたままであればパス サイクルは終了しないので、DTACK がアサート され



5V RUN/SINGL (プロセッサへ) AS (7040410)

■ 3.14 簡易形シングルステップ回路

ないかぎりホールト状態にならないことに注意が必要である。

ホールトオペレーションを用いると、シングルステップでのバスサイクルの製行が可能である。図3.14はシングルステップを実現する態息な回路である。 すなわち、スイッサ1をシングルステップ側へセットすれば、バスサイクルが1つ実行されるたびに AS によって JK フリップフロップがリセットされるのでプロセッサはホールト状態になる。また、このときスイッチ2をウエートからステップ側へ1回倒すたびに JK フリップフロップはセットされるので、ホールト状態が頻繁されバスサイクルが1回だけ実行される。なお、この回路は、日AIT と BERX 中 RES の相互の影響については考慮していたいので、実際に使りにあたっては注意が必要である。

プロセッサは HALT 保号を受け付けていても、バスフービトレーションは通常とおり 行われる。すなわち、HALT はバスフービトレーションには何ち影響がない、バスフー ビトレーションは AS, LDS, UDS, R/W の信号をバスから除去する。 つまり、 ハイイ ンピーダンス非常にする夢がである。

d. 2重パス障害(Deuble Bus Faults) パス・ラー例外処理においてプロセッサ はマンン状態に関する数プードの情報をメモリ上に送避する。もし、パス・ラーがこのデ 一多転送サイクルで発生されば、パス・カーが、2回転けで生じたことになる。これを2重 パス度害という。2重パス障害になるとプロセッサはホールトする。一度パス・エラー例外 が発生したとき、次の命令を実行する前に発生するパス・エラー例外はすべて2重パス障害 となる。

再実行バス サイタルはバス エラー創外にも、2 重バス職害にも なら ないことに注意すべきである。プロセッサは外部回路が再実行を要求するかぎり同じバス サイタルを何度で も繰り返す。

BERR 借号はプロセッサが外部からリセット信号を受けたときのオペレーションにも影響を与える。プロセッサは RES がアサートされるとプロクラムの実行を開始すべく、リセット例外処理 (8.3 勤参照) の実行によってメモリ上の情報を読み出け、もし、このとボスエラーが重じたら、これは2種バス障害とみなされ、プロエッサはホールトする、2 重バス障害のために生じたホールト状態は、外部からのリセットでなければホールト

状態を解除することはできない。 3.2.4 リセットオペレーション

68000 のリセット端子 (RES) は双方向性信号である。 これにより外部回路あるいはブ




図 3.15 リセットオペレーション

ロセッサのいずれもがプロセッサを含む金体システムをリセットすることができる。 図 3.15 kt) セットオペレーションのタイミングチャートである。 プロセッサを完全にリセ ットするためには、RES と HALT が外部から同時にアサートされなければならない。 こ のアサートしている時間は、パワーメン時で 100 ms。また。通常時で 10 タロック サイタ ルの時間が必要である。

プロセッサはリセットを受け付けると、ベクタ番号0 (0~3番地) のアドレス情報を読み取りたれをスーパパイザンステムスタック (SSP) ヘロードする。次にベクタ番号1 (4~7番地) のアドレス情報を読み取りそれをプログラムカウンタヘロードする。さらにプロセットは、ステータスレジスタのS ビットをセット、T ビットをラセットし、部込みレベルを7にセットする。他のレジスタはリセットオペレーションによって影響されない。

4 命令の形式とアドレス形式

68000の大きな特徴のひとつは、豊富なアドレス形式を備えていることである。 この章 では、まず、この豊富なアドレス形式が機械器レベルでどのよりにして実現されているか について述べ、次に各アドレス形式の機能について述べる。

4.1 命令の形式

68000の命令は図4.1に示すような。4種類のワードすなわちポペレーションワード。 イミディエイトオペランドワード、ソース実効アドレス拡張ワード。デスティネーション実効アドレス拡張ワードの組合せで構

| 成される。オペレーションワードは命令 の基本部分であり、命令の機能はこれに | (1) | 15 14 13 12 11 10 9 8 7 6 5 OP EA' | 5 4 3 2 1 0 EA |
|--|-----|---------------------------------------|-------------------|
| よって決る. イミディエイト オペランド | (2) | OP R OP | EA |
| ワードおよびソース/デスティ ネーショ | (3) | OP R' OF | R |
| ン実効アドレス拡張ワードは各々1ワー | (4) | OP R OF | D |
| ドないし2ワードで構成されるが、命令 | (5) | OP D OP | EA |
| | (6) | OP | E.A. |
| 15 8 7 0 オペレーション ワード | (7) | OP | R |
| (1ワード) イミディエート オペランド ワード | (8) | O.P | D |
| (0 or 1 or 2 ワード) ソース実効アドレス拡張ワード | (9) | OP | |
| (0 or 1 or 2 ワード) デスティネーション実効アドレス拡張ワード (0 or 1 or 2 ワード) | | オペレーションコード、 EA R: レジスタ No., D: データ | |

図 4.1 命令の形式

図 4.2 オペレーションワードの形式

44 4. 命令の形式とアドレス形式

によっては省略される場合もある。また、イミディエイトオペランドとソース実施アドレ ス拡張ワードは同一命令のなかに同時には存在しない。したがって。68000の命令長は1 ワードから5ワードまでとなる。

オペレーションワードは命令の基本操作を指定する部分とオペランドを指定する部分 により構成される。関4.2は68000の命命のオペレーションワードの形式を示したもので ある。ここで、OPフィールドはオペレーションを指定する部分であり。EA、R および Dフィールドはオペランドを指定する部分である。したがって、()つ(5)の形式の命令 は2つのオペランドをもち、(6)~(8)の形式の命令は1つのオペランドをもっている。 また、(9)のようにオペランドを全くもたない命令も存在する。また、(6)~(8)の命令 形式の中には、オペレーションコードによってオペランドを解案的に指定しているものも ある。

4.2 アドレス形式

オペランドがどこに存在するかを指定する形式をアドレス形式といい。各合令において オペランドが実際に存在する場所を示したものを実効アドレスという。

68000 の命令では多くの場合、実効アドレスはオペレーションワードの中の実効アドレ スフィールドで指定される、実効アドレスフィールドは図4.3 に示すようにアドレス形 式フィールドとシジスタフィールドに分けられ、これらの各フィールドがとる値によって 表4.1 に示すような12のアドレス形式に分けることができる。 すなわも、68000 014 個 のアドレス形式のうち12の形式はこの実効アドレスフィールドで指定され

アドレス形式 レジスタ

図 4.3 実効アドレスフィールドの構成

図4.2のRフィールドはレジスタの番号を装しているが、これは実効アドレスフィールドのうちでドレス形式フィールドが広くなったものと考えればよい、したがって、Rフィールドで指定されるアドレス形式に接4.1の分類に含まれる。たお、図4.2に対ける形式(3)の命句は実効アドレスとしてディスプレースメント付ブログラムカウンス組製形式が連載的に仮定されており、Dフィールドはそのディスプレースメントになっている。

表4.1 に含まれない目ののアドレス形式は、タイッタイミディエイト形式およびインブ ライド形式とよばれるものである。 タイッタイミディエイト形式とははペレーションワ ードの中にイミディエイトデータをもつものをいい、 ■4.2 の形式 (4)、(5) で Dフィ

表 4.1 実効アドレスフィールドによるアドレス形式

| モードフィールド | レジスタフィールド | アドレス形式 |
|----------|-----------|---------------------------|
| 0 0 0 | Dn | ゲータ レジスタ直接形式 |
| 0 0 1 | An | アドレス レジスタ直接形式 |
| 0 1 0 | An | アドレス レジスタ間接形式 |
| 0 1 1 | An | ポスト インクリメント アドレス レジスタ間接形式 |
| 1 0 0 | An | ブリデクリメント アドレス レジスタ間接形式 |
| 1 0 1 | An | ディスプレースメント付アドレス レジスタ間接形式 |
| 1 1 0 | An | インデックス付アドレス レジスタ間接形式 |
| 1 1 1 | 0 0 0 | 短絶対フドレス形式 |
| 1 1 1 | 0 0 1 | 長絶対アドレス形式 |
| 1 1 1 | 0 1 0 | ディスプレースメント付プログラム カウンタ相対形式 |
| 1 1 1 | 0 1 1 | インデックス付ブログラム カウンタ相対形式 |
| 1 1 1 | 1 0 0 | イミディエイト形式 |

注) Dn: データレジスタ番号、An: アドレスレジスタ番号

ールドがデータである場合がこれにあたる。また、インプライド形式とはオペレーションフィールドが暗然的にオペランドを指定するものをいう。

以下、表4.1のアドレス形式およびタイックイミディエイト形式。インプライド形式について主として MOVE 命令を例にとりながら説明する。

4.2.1 データレジスタ直接形式

この形式ではレジスタフィールドで指定される番号 n(=0~7) のデータ レジスタ Dn がオペランドとなる。 したがって、実効アドレス EA は

EA=Dn

となる.

[例] MOVE .W D1, D5

この命令は D1 のデータを D5 へ転送する命令である.

4.2.2 アドレスレジスタ直接形式

この形式ではレジスタフィールドで指定される番号 n(=0~7) のアドレスレジスタ

46 4. 命令の形式とアドレス形式

An がオペランドとなる、実効フドレス EA は

である。

[9] MOVE .W A2, D1

この命令は A2 のデータを D1 へ転送する命令である。



4.2.3 アドレスレジスタ間接形式

この形式の実効アドレスは

EA=(An)

である。すなわち、アドレス レジスタ An の内容がアクセス される メモリのアドレスを 指し示している。

[例] MOVE .W (A2), D3



この命令の動作は図4.4に示すとおりである。

4.2.4 ポストインクリメント アドレス レジスタ間接形式

この形式は、前項のアドレスレジスを開放形式と実効アドレスの求め方は同じつある が、命令契行の最後にアドレスレジスタがボンタリメントされるところが異たる、インタ リメントされる値はその命令がバイト、ワード、または、ロンダワードのどの長さを操作 する命令が化よって、1、2または4となる。すなわち。

EA=(An); $An+N \longrightarrow An (N=1,2 \text{ or 4})$ ただし、アドレス レジスタがスタック ポインタ (A7) であるときは、バイト操作命令で

47

もインクリメント値は2となる。 にれはシステム スタョク ポインタを ワードの 境界にしておくためである。

[例] MOVE .W (A2)+, D3



この命令の動作は図4.5に示すとおりである。



図 4.4 アドレス レシスタ間提形式の銀作

図 4.5 ボストインクリメントア レジスタ間接形式の命令の動作

4.2.5 ブリテクリメント アドレス レジスタ間接形式

この形式ではまずアドレスレジスタの内容をデクリメントし、そのデクリメントされた 値が実効アドレスを示す。すなわち、

となる。たね、デタリメント値 Nの突定方法は前項と明じく。命令が対象とするテベラ ンドのデータ表がバイトかり=ドかロングワードかにより、1,2または4となる。さら に、アドレス レジスタがシステム スタック ポインタであれば、バイト操作命令であって もデタリメント値は 2となる。

[例] MOVE .W -(A2), D3



この命令の動作は図4.6に示すとおりである。

4.2.6 ティスプレースメント付アドレス レジスタ間接形式


このアドレス形式は1ワードの実効アドレス拡張のードが必要であり、拡張ワードはこの場合ディスプレースメントとよばれる。オペランドのアドレスはアドレス レジスタの内 等と 32 ビットに符号拡張されたディスプレースメントの和になる。 すなわち、実効アド レスは

 $EA=(An)+d_{16}$ d_{18} ; 16 ビットディスプレースメントの値で与えられる。


[例1] MOVE,W \$20 (A4), D5

この命令の動作は図4.7に示すとおりである。

[例 2] MOVE.W \$20 (A4), \$10 (A3)



この例はソース オペランドもデスティネーション オペランド もディスプレースメント 付アドレス レジスタ間接形式である場合を示したものである、実効アドレスの拡張はソー



ス、デスティネーション両方について前知のように各々行われる

4.2.7 インテックス付アドレス レジスタ間接形式

このアドレス形式はインデックス レジスタを指定する ために 1 ワードの実効アドレス 拡張ワードが必要である。拡張ワードは図 4.8 の形式をしている。データ レジスタもアド


da :8ビットのディスプレースメント 図 4.8 インデックス レジスタ指定のための拡張ワード

レス レジスタもインデックス レジスタになり得る。 このアドレス形式の実効アドレスは 次の式で与えられる。


EA=(An)+(Ri)+ds

ここで、 d_a は 8 ビットのディスプレースメントで 32 ビットに 符号拡張される。 また Ri はアドレス レジスタ Ai、データ レジスタ Di のいずれかである(i=0~7)。

[例] MOVE .W \$ 04 (AO, DO), D4



この命令の動作は図4.9に示すとおりである。



■ 4.9 インデックス付アドレス レジスタ間接形式の命令の動作

4.2.8 短絶対アドレス形式

このアドレス形式では、19-ドの実効アドレス拡張ワードが必要である。実効アドレスとしてはこの拡張ワードの内容がとられる、すなわち。


EA=Next Word

ここで、拡張ワードは16ビットであるので実効フドレスにするときには32ビットに符号 拡帯される。

[8]] MOVE .W \$ 0500, D3



この命令の動作は図 4.10 に示すとおりである。



■ 4.10 短絶対アドレス形式の命令 の動作

4.2.9 長絶対アドレス形式

このアドレス形式は2ワードの実効アドレス拡張ワードが必要であり、実効アドレスと してこの2ワードの内容がとられる、すなわち、

EA=Next Two Words

とこで、拡張ワードの第1ワードはアドレスの上位部分であり、第2ワードはアドレスの 下位紹分である。

ソース オペランド

[FI] MOVE .W \$ 015000, \$ 0500

| MO | VE | V | ford | 短 | 絕次 | 37 | 1 | 12 | 形式 | 共 | NEX. | 17 | FL | 12 | 形式 | |
|----|----|---|------|---|----|----|---|----|----|---|------|----|----|----|---------------------|--|
| 0 | 0 | 1 | 1 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 1 →オペレーションワード | |
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 }→ソース実効アドレス拡張サード | |
| 0 | Û | 0 | 0 | 0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 →デスティネーション実効アドレス拡 | |

この命令の動作は図 4.11 に示すとおりである。




図 4.11 長絶対アドレス形式 の命令の動作

4.2.10 ティスプレースメント付プログラム カウンタ網対形式

このアドレス形式は1.9ードの実効アドレス拡張ワードが必要である。実効アドレスは ブログラム カウンタの内容と拡張ワードであるディスプレースメントの和である。すなわ も、

EA=(PC)+d14

ここで、ディスプレースメント dte は 16 ビットであるが、 EA 計算時には 32 ビットに符 号拡張される。また。プログラム カウンタの内容は拡張ワードのアドレスを指している。

[例] MOVE .W (LABEL), D3



この命令の動作は図4.12に示すとおりである。

4.2.11 インテックス付プログラム カウンタ相対形式

このアドレス形式は19-ドの変効アドレス拡張ワードが必要である。拡張ワードの形式は図4.8と同じであり、実効アドレスの計算式もアドレス レジスタがプログラム カウ




図 4.12 ディスプレースメント付プロ グラム カウンタ相対形式の命令の動作

ンタに変るだけである。すたわち。

$$EA=(PC) + (Ri) + d_8$$

ここで、ディスプレースメント ds は B ビットであるが 32 ビットに符号拡張 される、ま た、プログラムカウンタは拡張ワードのアドレスを指している。

[例] MOVE.W (LABEL) (A0), D3

| デスティネーション オペランド | ソース オペランド | |
|--------------------|--|-----------------|
| MOVE レジスタ | データ インデックス付ブ レジスタ ログラムカウンタ 直接形式 相対形式 | |
| 011 011 | 0 0 1 1 1 1 0 1 | ←オペレーションワード |
| 1000000 | 0 1 0 0 0 0 0 0 | ←ソース実効アドレス拡張ワード |
| 1 1 1 | , I | |
| アドレ レジス ワード | ディスプレースメント | |
| スレジ タAO 長 スク | da | |

この命令の動作は図4.13に示すとおりである。

4.2.12 イミディエイト形式

このアドレス形式は1ワードまたは2ワードの実効アドレス拡張ワードが必要である。 この拡張ワードはイミディエイトオペランドとよばれ、これが実効アドレスとなる。すな わち

EA=Next Word or Next Two Words

助作






図 4.18 インデックス付プログラム カウンタ相対形式の命令の動作

ここで、イミディエイトオペランドは命令がバイトまたはワード操作命令のとき1フード であり、ロングワード操作命令のとき2ワードである。

[8]] MOVE .W #\$ 2345, \$ 1000





この命令の動作は図4.14に示すとおりである。

4.2.13 クイックイミティエイト形式

タイッタイドヴィニイト形式はイミディニイトデータが破裂ワードに存在するのでは なく、オペレーションワードそのものに存在する。図4.2の命令の形式でいえば、(4) お よび (5) であり、このアドレス形式をもっている命令はる徹である。すなわち、(4) の 形式の命令として MOVEQ 命令。また、(5) の形式の命令として ADDQ 命令および SUBQ 命令があるだけである。しかも、イミヴィニイト データとして取り扱うことのできるデー タの範囲も、(4) の形式でー128~127、また (5) の形式で1~8 と非常に小さい。しか し、このアドレスの形式は命令ワード数を減らし、また、オペランドのリードサイタルも 不要たたか異好時間を振くするのに大き (美敬する。

[例] MOVEO #\$ 5A, D3

この命令の動作は図4.15に示すとおりである。



■ 4.15 クイッタイミディエイト形式の命令の動作

4914 インプライド形式

インプライド形式とはオペレーションコードで簡素的にオペランドが指定されるもの ないり、たとえば、図42の(9)の形式の命令であっても、RTS (Return from Subroutine)、RTE (Return from Exception)、RTR (Return from Subroutine)、RTE (Return from Exception)、RTR (Return from Subroutine Restore CC) 命令 では、オペランドとしてスタック ポインタやステータス レジスタまたはコンディション コードレジスタが衝散的に指定されている。また、(6)、(7) の形式の命令である MOMC 56

to SR (Status Register), MOVE from SR. MOVE to CCR (Condition Code Register), MOVE to USP (User Stack Pointer), MOVE from USP の名命令については、ソースまたは学スティネーションの片方のオペランドは実効アドレスフィールドで指定するが、もう片方は微熱的に徹底されている形となっている。

命令の種類

この育では 68000 の命令セットを機能別に分類し、それぞれについて格賞する、命令セ よには、以下のオペレーションを実行する機能が含まれる。

(1) データ転送命令

(Data Movement)

(2) 算衛消算命令

(Integer Arithmetic) (Logical)

(3) 論理確篡命令 (4) 10 進演算命令

(Binary Coded Decimal)

(5) 桁移動命令

(Shifts and Rotates)

(6) ビット操作命令 (7) プログラム制御命令 (Program Control)

(Bit Manipulation)

(8) システム制御命令 (System Control)

命令によってはアドレス形式やステータス レジスタの状態と≣いつなが りをもつもの もあるので、4章あるいは6章を適宜参照されたい。

5.1 データ転送命令

データ転送 (MOVE) 命令によって、基本的なデータ転送を行うことができる。 この命 今セットの中には一般のデータ転送命令以外に次に示すようないくつかの特殊なデータ転 送命令がある。

MOVEM (Move Multiple Registers)

MOVEP (Move Peripheral)

EXG (Exchange Registers)

LEA (Load Effective Address)

表 5.1 データ転送命令の一警告

| 命令 | サイズ | 鎌 作 | 特 徵 |
|-------|-----|---|-------------------------------------|
| MOVE | BWL | (EA) _s →EA _d | ソース、デスティネーションに独立のアドレス モードが使える |
| MOVEA | WL | (EA) _s →An | デスティネーション=An の場合 W サイズの転送は符号拡張する |
| MOVEM | WL | (EA),→An, Dn または An, Dn→EA | レジスタとメモリ間のブロック転送を行う |
| MOVEP | WL | (EA) _s →Dn *たは Dn→EA ₄ | 8ビット系ペリフェラル データの転送に便利 |
| MOVEQ | В | #×××→Dn | 8ピットイミディエイトデータのセット |
| EXG | L | Rx⊷Ry | レジスタ間のデータ交換用 |
| SWAP | L | Dn(31: 16) → Dn(15: 0) | 同一レジスタ内の上位ワードと下位ワードのデ ータ交換用 |
| LINK | - | An→SP@− SP→An SP+d→SP | サブルーチン等のデータ エリアのネスティン {グ用 |
| UNLK | - | An→SP SP@+→An |) ^{''} ^{''} |
| LEA | L | EA→An | 実効プドレスを直接ロードする |
| PEA | L | EA→SP@→ | |

S: ソース、d: デスティキーション。B: パイト、W: ワード、L: ロングワード。EA: 突然アドレス ■ は■接アドレス形式を表す

PEA (Push Effective Address)

MOVEQ (Move Quick)

表 5.1 にデータ 転送に関する命令の一覧表を示す。

a. 一般のデータ転送命令 MOVE 命令は8ビット(パイト), 16ビット(ワード), あるいは32ビット(ロンタワード)のデータ転送を行う、ソースおよびデスティネーション オペランドをそれぞれ独立のアドレス 形式で指定できる点が、この命令の大きな特徴になっている。 ソース アドレスについてはデッベでのアドレス 形式が可能であり、デスティネーション アドレスについてはプログラム カウタ 修飾および イ: ディエイト データ形式を除くすべてのアドレス形式が使える。ただし、デスティネーション オペランドにアドレス レジスタを指定した場合、(8000 はこれを MOVEA 命令と見なす。

(8000 は周辺 I/O 装置のデータをメモリのデータと全く区別せずに扱う (ノモリ マッ ブド I/O) ので特別の I/O 命令をもっていたい、周辺 I/O 装置とのデータ転送を行う棚 合にも、周辺装置に両行のアドレス を割り当て、このアドレスを排泄して MOVE 命令を 実行する。転送するデータの長さやアドレス 形式についてもメモリ データの場合と全く 同一である。

b. その他のアータ■通命命 データ転送命令の中には a. で述べた一般的な命令の 陸かにブロック転送を始めとする使用目的に応じた各種の命令が準備されている。以下, これらの命令の特徴を観明する。詳細は12章で説明する。

プロック転送命令として MOVEM (Move Multiple Registers) 命令がある。この命令は 内部シンスタ票とメモリとの間でのブロック転送を行う。この命令では転送したいレジス まを命令の第3つ・ドで指定でき、これによってデータ レジスタ8個、アドレス レジス 98個のうちの任意のレジスタのブロック転送が行える。 また転送面長もパイト、 ワー ド、ロングワードを指定できる。

MOVEP (Move Peripheral) 命令は特に8ピットのデータを選受する展辺 ISI と 86000 とのデータ転送に選した命令である、データレジスタの2パイトまたは4パイトのデータ と、実物アドレスで指定されたロケーションの選続する2ないレ4ワードの上位パイトま たは下位パイトとの間の転送を行う、指定されたアドレスが興数が奇数かによって上位パ イトか下位パイトかが決る。この命令を使用すると16ピットパスに複雑された8ピット 第の部プLSI とのデータ転送が終系になる。

MOVEQ (Move Quick) 命令は、オペレーションワードの8ピットフィールド圧響か れているイミディエイト データをロンタ ワードに 符号拡張 してデータ レジスタ圧転送 する命令である、この命令は1ワード長命令で4タロッタで動作し、MOVE 命令に述べて 高速処理される。

EXG (Exchange Registers) 命令は2つのシジスタ間の内容を交換する命令である。データ交換は20 ビット (すたむちロングワーア) 単位で行い、データ レジスタ間、アドレス レジスタ間は20 ビータ レジスタとアドレス レジスタ相互で行える。 さらに同一レジ スタの上位ワードと下位ワードの交換には SWAP (Swap Register Halves) が準備されている。

実物デドメスのロード命令として LEA (Load Effective Address)、PEA (Push Effective Address) 命令がある。 LEA 命令は指定されたアドレス 形式で実効アドレスを計算し、こ れをアドレス レジスタにロードする。 また PEA 命令は実効アドレスをツステムスタック に格齢する。

サブルーチンを多重にネスティングする場合の各サブルーチンで使用するスタック エ リフの確保、解放を行う命令として LIMK (Link and Allocate) 命令と UNLK (Unlink) 命令がある。 LIMK 命令はアドレス レジスタ An の内容をシステム スタック に 搭続し、

60 5. 命令の報初

アドレスを示すシステムスタックポインタの内容をアドレスレジスタAnにロードする。 次にサブルーチンの実行に必要なエリア分 d だけスタックポインタを移動する。UNLK 命令は LINK 命令で確保したスタック領域を解除して1段後いネスティング状態に戻る。 LINK、UNLK 命令はサブルーテンの実行に必要なデータエリフを確保しながらネスティン するので、リエントラントなサブルーテンを構成できる。LINK、UNLK 命令の評細は15 集で設別する。

5.2 算術演算命令

算術命令の中には、加算、減算、飛算、除算のほかに比較、テスト、クリア命令がある。 変5.2に算術演算の一覧を示す、以下、機能の複要を示す、詳細は13章で説明する。

| 命令 | サイズ | 操作 | 转 長 |
|-----------|-------|------------------------------|--|
| ADD/SUB | ■ W L | Dn±(EA)→Dn | |
| | | (EA)±Dn→EA | |
| ADDA/SUBA | WL | An+(EA)→An | ワード指定の場合、ソース オペラ ンドをロングワードに符号拡張し て演算する |
| ADDI/SUBI | ■ W L | (EA)±#×××→EA | B, W, L の任意サイズの イミディエイト データが扱える |
| ADDQ/SUBQ | BWL | (EA)±#×××→EA | 1~8 ビットイミ ディエイト デー タの処理を行う |
| ADDX/SUBX | BWL | Dx±Dy±X→Dx | |
| | WL | Ax@-±Ay@-±X-Ax@- | |
| MULS/MULU | W+W→L | Dn *(EA)→Dp | |
| DIVS/DIVU | L÷W→L | Dn/(EA)→Dn | |
| EXT | B→W | $Dn[7] \rightarrow Dn[8-15]$ | |
| | W→L | Dn[15]→Dn[16-31] | |
| NEG | BWL | 0-(EA)→EA | |
| NEGX | BWL | 0-(EA)-X→EA | |
| CMP | BWL | Dn-(EA) | |
| CMPA | WL | An-(EA) | |
| CMPI | BWL | (EA)-#××× | |
| CMPM | BWL | Ax@+-Ay@+ | |
| TST | BWL | (EA)-0 | |
| TAS | В | (EA)=0, 1→EA[7] | 複数プロセッサの同期に有効 |

a. 加算・減算命令 ADD (Add Binary) 命令および SUB (Subtract Binary) 命令 はデータ オペレーションとアドレス オペレーションの両方に使用できる。データ オペレ ーンョンはプスティネーション オイランド区フース オペランドを加算あるい は雑算し、 その結果をプスティネーションのデータ レジスタまたはスキッに格前する。データ オペ レーションではすべてのオペランド サイズが使用できる。 アドレス オペレーションはデ スティネーション オペランドとしてアドレス レジスタを指定する 場合 であり、ADDA (Add Address)、SUBA (Subtract Address) 命令によって実行される。 アドレス オペレーションのオペランド サイズは 16 または 32 ビット 正開定される。 ファド指定の場合には ソースオペランドをファドから ロング ワードに符号拡張して 32 ビット データとして演算される。

イミディエイト データの加算・被算命令として ADOI (Add Immediate), ADOQ (Add Quick), SUBI (Subtract Immediate), SUBQ (Subtract Quick) 命令かある。ADOI, SUBI 命令はグスティネーション オペランドとも「ディエイト データを加算あるいは演算を行ってグスティネーション オペランド 結果を結結する。 データのサイズにバイト, ワード, ロング ワードのすべてが構定できる。ADOQ, SUBQ 命令は 1~8 のイミディエイト データとデスティネーション オペランド間の演算を行う。この命令は ADOI, SUBI に比べ て安保フェック サイクル要求よびプログラム・バイト数が少たいという発酵がある。SUB 命令の変形として 0から デスティネーション オペランドを演算する NEG (Negate) 命令があた。

- b. 乗算・設備命令

 東算命令 MAS(Multiply Signed), MALU(Multiply Unsigned)
 命令にクード表ポペランドの東算を行ってロング ワード長の荷を得る。 オペランドがレ
 ジスタの場合は下位16 ビットの入が取り出された位16 ビットは無視される。 除算命令
 DIVS (Divide Signed), DIVU (Divide Unsigned) はロング ワード長のデスティネーショ
 ソポペランドをワード長のソース オペランドで陰薄し、ワード長の商金会りを得る。 筒 はデスティネーションの下位ワードに、また会りは上位ワードに統領される。 除数が10の
 場合はトラップが発生し、 個外処理を開始する。 また命令室了前にオーパフローが生じると Vフラグがセットされ命令は実行されない。 この場合デスティネーション オペランドにの 値が保持される。 乗算・除算共行号付、および 行号なしる場合は MALU, DIVU 命令を 使用する。 行号付の場合は MALS, DIVS 命令を、また符号なしの場合は MALU, DIVU 命令を
 - c. 比較命令 比較命令には CMP (Compare), アドレス レジスタの比較を行う CMPA (Compare Address), イミディエイト データとの比較を行う CMPI(Compare Immediate) メモリ データ間の比較を行う CMPM (Compare Memory) およびりとの比較を行う TST

(Test) がある、テスト命令の変形として、TAS (Test and Set Operand) 命令がある。この命令はデスティネーション オペランドのテストを行うと同時に、そのオペランドの最上 位ピットを "1" にセットする。テストとセットがひとつのバス サイクル中で行われるので、複数のブロセッナの同間等に有象である。

比較命令はデスティネーション オペランドからソース オペランドを演算し、その結果 に従ってコンディション コードをセットする。このときオペランド自身は変化したい。

- d. 弦響命令セット 拡張命令セットを使用することによって、指籍度調算料よび長さの異なるオペランド間の算術質剤を実行することができる。これらの命令としては AD DX (Add Malti-precision)、SUBX (Subtract Multi-precision)、FOR (Sign Extend)、MEDX (Negate Multi-precision) がある。この命念はブスティネーションオペランドとコンディションコードの中の X フラグの間の演算を行う。たとえば 64 ビット長のデータの加減を行う場合。下位32 ビットの加算は ADO 命令で行い、上位 32 ビットの加算は ADO 命令で行い、上位 CTELく 64 ビットデータの頻繁が行える。
- e. クリア命令 CLR (Clear Operand) 命令はオペランドに 0 をセットする命令である。

5.3 論理演算命令

論理病算令令としてAND (論理療)、OR (論理形)、EOR (排他的論理和)、NOT (否 理)命令がある。これらはすべてのオペランドサイズに対して使用できる。また、既似の イミディエイト命令セット (AND)、OR, EORI 命令) も、すべてのオペランドサイズに対 して実行できる。表5.3 に論理解算命令の一概変を示す、命令の評細的場とは急で行り。

5.4 2 進化 10 進数演算命令

2選化10選数 (Binary Coded Decimal) の鉄算命令に ABCD (Add Digits)、SBCD (Subtract Digits)、NBCD (Negate Digits) がある。これらの令は2選化10選押式で 転換されているゲータ間の加賀減算級艦を行い、長いデータ間の規密が導路にできる。波 5.41と選択10週間かの対策命令表宏示す。各命令の詳細は13度で述べる。

表 5.3 油理演算命令表

| 命令 | サイズ | 操作 |
|------|-----|--------------|
| AND | BWL | Dn∧(EA)→Dn |
| | | (EA)∧Dn→EA |
| ANDI | BWL | (EA)∧#×××→EA |
| OR | BWL | Dn∨(EA)→Dn |
| | | (EA)∨Dn→EA |
| ORI | BWL | (EA)∨#×××→EA |
| EOR | BWL | (EA)⊕Dy→EA |
| EOR1 | BWL | (EA)⊕#×××→EA |
| NOT | BWL | -(EA)→EA |

旁 5.4 2 消化 10 消数消算命令表

| 命令 | サイズ | 操作 |
|------|-----|---|
| ABCD | В | $D_{X10}^{\dagger} + D_{Y10} + X \rightarrow D_X$ $A_X@_{-10} + A_Y@_{-10} + X \rightarrow A_X@_{-10}$ |
| SBCD | В | Dx_{10} - Dy_{10} - X - Dx $Ax@_{-10}$ - $Ay@_{-10}$ - X - $Ax@_{-}$ |
| NBCD | В | 0-(EA)-X→EA |

† チフィックスの10は、データ (Dz. Dy) およびアドレス (Az. Ay) が2進化10選形式であることを示している。

5.5 桁移動操作命令

表 5.5 算術・論理シフトおよびローテート命令表

| 命令 | サイズ | 操作 |
|------|-------|-----------|
| ASL | B W L | X/C + - 0 |
| ASR | BWL | X/C |
| LSL | BWL | X/C - 0 |
| 1.SR | BWL | 0 + X/C |
| ROL | BWL | C - |
| ROR | BWL | C |
| ROXL | BWL | C |
| ROXR | BWL | X |

5.6 ビット操作命令

ビット操作命令として BTST (Bit Test)、 BSET (Bit Test and Set)、 BCLR (Bit Test and Clear)、 BCDR (Bit Test and Change) 舎かがある。これらの舎かはアネティネーション オペランドの任意の 1 ビットに対してビット操作を行うもので、メモリ上のデータについては 8 ビット、データ レジスタについては 32 ビットのデータのうもの 1 ビットが開定できる。ビット位置の指定の方法にはデータ レジスタで行う方法と命の第 2 ワード目で指定する方法がある。 BTST 命令は指定ビットの状態をテストし、その結果をステータスレジスタの 2 ビットに対してそれぞれ 1、0 のヒットあるいは反転操作を行う。表5.6 ビビット操作命令の一覧を示す。名令の言語は 14 使ご話べる。

表 5.8 ビット操作命令表

| 命令 | + | イズ | 操作 | | |
|------|---|----|------------------------|--|--|
| BTST | В | L | ~bit of (EA)→Z | | |
| BSET | В | L | ~bit of (EA)→Z | | |
| | | | I→bit of (EA) | | |
| BCLR | В | L | ~bit of (EA)→Z | | |
| | | | 0→bit of (EA) | | |
| BCHG | В | L | ~bit of ⟨EA⟩→Z | | |
| | | | ~bit of (EA)-bit of EA | | |

· Z= ステータス レジスタのビット2(Zero)

・テストするビット位置はデータレジスタで指定する方法とリテラル 値で指定する方法がある。

*~はビット反転を表す(!=0, D=1).

5.7 プログラム制御命令

b. 無条件ブランチまたはジャンプ命令 | 表5.9にプログラム操作命令の一覧を示す。

ブランチ命令として BRA (Branch Always), BSR (Branch to Subroutine) 命令があ り、ジャンプ命令として JMP (Jump), JSR (Jump to Subroutine) 命令がある。 BRA 命 令の分岐アドレスはプログラム カウンタから相対アドレスとして8 または16 ビットディ

表 5.7 条件分岐の判定条件

| 指定 | 判定条件 | 適用可能性 | | | | |
|---------|-------------|-------|------|-----|--|--|
| 100 AE. | TI AC SK IT | Bcc | DBcc | Scc | | |
| CC | キャリィクリア | 0 | 0 | 0 | | |
| CS | サナリイセット | 0 | 0 | Ö | | |
| EQ | 等しい. | 0 | 0 | Ö | | |
| F | 真か | × | 0 | Ö | | |
| GE | >= | 0 | 0 | Ō | | |
| GT | > | 0 | 0 | Ō | | |
| HI | ~1 | 0 | 0 | 0 | | |
| LE | <= | 0 | 0 | 0 | | |
| LS | ローあるいは同じ | 0 | 0 | 0 | | |
| LT | < | 0 | 0 | Ö | | |
| MI | マイナス | 0 | 0 | 0 | | |
| NE | de | 0 | 0 | 0 | | |
| PL | プラス | 0 | 0 | Ö | | |
| T | 常に真 | ж | 0 | 0 | | |
| VC | オーバフローなし | 0 | 0 | Ö | | |
| VS | オーバフロー治り | 0 | 0 | Ö | | |

表 5.8 符号条件コードの対応

| 条件式 | 符号なし | 符号あり | |
|---|------|------|--|
| X <y< td=""><td>HI</td><td>GT</td></y<> | HI | GT | |
| X≤Y. | CC | GE | |
| $X \ge Y$ | LS | LE | |
| X>Y | CS | LT | |

表 8.9 プログラム操作命令表

| 在数 | 命令 | 操作 |
|-------|--------------------------|--|
| 条件付操作 | Bcc DBcc Scc | 条件プランチ (8 または 16 ビット ディスプレースメント) 条件テスト, $Dn-1 \rightarrow Dn$, If $Dn=-1$ then プランチ 条件= $1:1 \rightarrow EA$ (16 ビット ディスプレースメント) |
| 無条件分岐 | BRA BSR JMP JSR | 常にブランチ(8 または 18 ビット ディスブレースメント) サブルーチン ブランチ(ジャンプ サブルーチン ジャンプ |
| リターン | RTS | サブルーチンからのリターン サブルーチンからのリターンおよび CC 回復 |

スプレースメントで指定され、JMP 命令の分岐アドレスは種々提供されている。これについては 15 章で説明する。

JSR、RTS(Return from Subroutine)命令はサブルーチンのネスティックを操作する。 メイン ブログラムに響かれた JSR 命令を実行すると ブログラム カウッタをスタックへ退 避しサブルーチンにジャンプする。 サブルーチンでは最後性害かれた RTS 命令を実行す るとスタックの先頭のデータをプログラム カウンタに回復し、メイン ブログラムに戻る。 RTR(Return from Subroutine Restore CC)命令はスタックからプログラム カウンタ とコンディションコードを回復する命令である。

各命令の詳細は15章で説明される。

5.8 システム制御命令

表5.10にンステム制御に関係する命令をせるめて示す。これらはトラップ命令、ステータスレジスリ語作命令および特権命令に分類される。トラップ命令、ステータスレジスヲ操作命令は15章、特権命令は17章で詳しく説明する。本節では、以下に各命令の概要を述べる。

表 5.10 システム制御命令表

| 棚 類 | 命令 | 操作 |
|-----------------|---|--|
| トラップ発生命令 | TRAP TRAPV CHK | PC→SSP@→, SR→SSP@→ (ベクトル)→PC If V=1 then TRAP If Dn<0 or Dn>(<ea>) then TRAP</ea> |
| ステータス レジスタ操作 | MOVE EA to CCR MOVE SR to EA ANDI to CCR EORI to CCR ORI to CCR | (EA)→CCR (SR)→EA (CCR)∧#×××→CCR (CCR)⊕#××→CCR (CCR)∨#××→CCR |
| 特権 命令 | MOVE EA to SR ORI to SR ANDI to SR EORI to SR MOVE to/from USP RTE RESET STOP | (EA)→SR (SSY)*** × × →SR (SSY)*** × × →SR (SSY)*** × × →SR (SSY)*** × × →SR (UEP)→An (An)→USP SF(※+SF)** (F)** (F)* (F) |

- a. トラップ発生命令
 トラップ発生命令はソフトゥ ア朝込みを発生する命令で
 TRAP (Trap)、TRAPV (Trap if Overflow Set)、Otk (Check Register against Bounda)
 命令がある。 TRAP 命令を実行するとプログラム カウンタと ステータス レジスタをエ
 タックへ退差して、命令で指定したペタトル番号に対応であてドレスがセットされる。
 TRAPV 命令を実行するとコンディションコードの Vフラグが テストされ、Vフラグが "1" の場合は例外処理を開始する。TRAPV 例外処理 ペクトルはシステムで発生されるの
 で命令で指定したくてはい、Vフラグが "0" の場合は例とせずに直をに次の命令に移る。
 Cは、命令はデータ レジスタの下位 16 ビットについて利定し、0 よりからかかまたはソー
 スオペランドで指定した上原値と ア大きい場合は例外処理を開始する。
- b. ステータスレジスタ操作命令 特権命令にならないステータス レジスタ操作命令 令に MOVE EA to CCR (Condition Code Register), MOVE SR (Status Register) to EA, ANDI to CCR, EORI to CCR, ORI to CCR 命令がある。
- c. 特権命令 特権命令はスーパパイザ状態でのみ実行可能な命令で、システム制御 命令のうち特にシステムの安全性に影響の大きな命令である。

ステータス レジスタを操作する特権命令として MOVE EA to SR (Move to Status Register), ORI to SR, AND to SR, EOR to SR 命令がある。 いずれもステータス レジ スタ16ビットの操作命令である。 たおステータス レジスタの下位8ビットすたわちョン ディションコード レジスタを指定した場合は特権命令にならない。

MOVE USP (Move User Stack Pointer) 命令はアドレス レジスタとユーデシステム スタックポインタ USP の間のデータの転送を行う。 スーパパイザモードでユーザシス テムスタックを作う場合に必要にたる。

RTE (Return from Exception) 命令は例外処理からのリターン命令で例外処理プログラムの最後に書かれる、この命令を実行するとスーパパイザシステムスタックからステータスレジスタとフログラムカウンタの内容が回復され、例外処理発生の前の状態に戻る、RESET 命令の実行によってリモット信号が発生し、リセットラインにつながらすべての外部装置をリセットする、また STOP (Load SR/Stop) 命令では16ビットのイミディエイト データをステータス レンスタと転送し、プログラムカウンタが次のアドレスを実した状態でブロエッサは命令のフェッケおよび実行を停止する。トレース、前込み、リセットの例外処理が生じた場合に命令の実行を再貼する。STOP 命令を実行する際、ステータス レジスタの T ビット (ビット 15) が"!"の場合は直もにトレース 例外処理に移る。

以上説明した命令のほかに、いずれの分類にも入らない命令として NOP (No Operation) がある。この命令の命令長は1パイトであり何もせずに次の命令に移るもので、実 行サイクル数やプログラム ワード数を調整する場合に有効である.

またオペレーションワードの上位 4 ビットが "1010" または "1111" の命令は、未実養 命令とよばれ、いわゆるエミュレーション用のものである。16章で詳しく説明する。

6 フラグと算術論理

この章では 68000 のフラグの種類と機能の説明を行う。 図 6.1 に示すように 68000 には 次の 5 個のフラグがある。

- (1) N --- ネガティブ フラグ (Negative)
 - (2) Z & p フラグ (Zero)
 - (3) V……オーバフョー フラグ (Overflow)
 - (4) C + + リィフラグ (Carry)
 - (5) X……エクステンドフラグ (Extend) これらのフラグビットはまとめてコンデ

4ションコードとよばれ、コンディション コードレジスタ (OCR) に格納される。 CCR はステータス レジスタの下位パイト に位置している (2章参照)。CCR へはス ーパパイザ状態でもユーザ状態でもアタセ

スできる。 タフラグは質術絵画施算命令、シフト命

4 3 2 1 0 CCR X N Z V C キャリくフラグ セロフラグ セロフラグ エクステンドフラグ 風 6.1 8800の 8 **アドレフラグ レンスタ CCR とフラグ機の

令、ローテート命令およびビット操作命令などの実行結果を反映する。68000では演算のサイズとして1、8、15、32ビットがあるが、フラグの設定は、指定されたオペランドサイズ内の実行結果を反映する。

6.1 命令実行とフラグの設定

68000 が命令を実行した場合、その実行結果によって各フラグは次のいずれかの状態と

表 8.1 フラグ機能に関する記号の定義

| 恕 号 | 意味 |
|-------------|-----------------------|
| Sm | ソース オベランドの最上位ピット |
| D_{m} | デスティネーション オペランド教上位ピット |
| $R_{\rm m}$ | 実行結果の最上位ビット |
| Re | 実行結果の最下位ビット |
| D_n | ザスティネーション オペランドの第日ビット |
| r | 桁移動命令における桁移動の数 |

たる.

- (1) 0 に設定
- (2) 1に設定
- (3) 未定義(0,1のいずれとなるか保証されない)
- (4) 命令実行前の値を保持

各フラグの設定条件の説明に必要な記号を表 6.1 に定義しておく。

6.2 各フラグの説明

変 6.2 は、フラグに影響を与える命仓とフラグの設定条件に関するものである。表 6.2 に現れない命令を実行してもフラグの譲り変化しない、特に、アドレスレジス多を使う ADDA、SUBA、MOVEA 命令はフラグに影響したいことに注意を要する。 以下、各フラグ について説明する。

6.2.1 N フ ラ グ

N (Negative) フラグは、命令の実行結果が負かどうかを示すフラグである。このフラグは、実行結果が負のとき1、正または0のとき0が設定される。一般的には、実行結果が負とは最上位ビットRaが1であることに等しいため、次式が成り立つ。

 $N=R_m$ (6-1)

要6.2でも示すように大部分の命令では式 (6-1) が成立するが、DIVS、DIVU 命令。 2 進化10遊数演算命令。CHK 命令および CCR を操作する命令では式 (6-1) は成り立た ない。

DMS, DMU 命令では、商(結果の下位パイト)が負のときNフラグは1に設定される。 商のオーバフローが発生した場合には Nフラグは未定義である。除数が0の場合 Nフラ

表 8.2 フラグに影響を与える命令とフラグの設定条件

| 命令の役割 | 命令 | X | N | Z | V | C | 特殊な条件 |
|---------|------------------|----|-----|-----|----|----|---|
| 算術研算 | ADD, ADDI, ADDQ | | * | | 1 | 1 | $V = S_m \cdot D_m \cdot \overline{R_m} + \overline{S_m} \cdot \overline{D_m} \cdot R_m^{\dagger}$ |
| 命令 | | | | | | | $C = S_m \cdot D_m + D_m \cdot \overline{R}_m + S_m \cdot \overline{R}_m$ |
| | ADDX | | | ! | 1 | ! | Sar |
| | | | | | | | Z=Z-Rm ····R |
| | CLR | - | 0 | 1 | 0 | 0 | |
| | CMP, CMPA, CMPI, | | 1.0 | * | 1 | ! | $V = S_m \cdot \overline{D_m} \cdot R_m + \overline{S_m} \cdot \overline{D_m} \cdot \overline{R_m}$ |
| | CMPM | | | | | | $C=S_m \cdot \overline{D}_{ii} + \overline{D}_{ii} \cdot R_m + S_m \cdot R_m$ |
| | DIVS, DIVU | - | | e†1 | 1 | 0 | V=他のオーバフロー |
| | EXT | | | | 0 | 0 | |
| | MULS, MULU | | | | 0 | 0 | |
| | NEG | * | * | * | 1 | 1 | $V=D_m \cdot R_m$ |
| | | | | | | | $C = D_{in} + R_{in}$ |
| | NEGX | | * | ! | 1 | 1 | V _C }⊪⊥ |
| | | | | | | | $Z = Z \cdot \overline{R}_{ra} \cdot \cdots \cdot \overline{R}_{3}$ |
| | SUB, SUBI, SUBQ | | | | 1 | 1 | $V = S_m \cdot \overline{D_m} \cdot R_m + \overline{S_m} \cdot D_m \cdot \overline{R_m}$ |
| | | | | | | | $C = S_m \cdot \overrightarrow{D_m} + \overrightarrow{D_m} \cdot R_m + S_m \cdot R_m$ |
| | SUBX | * | | 1 | 1 | 1 | V}m.E |
| | | | | | | | Z=Z*RR. |
| | TAS, | - | | | 0 | 0 | L D Tell |
| | TST | | | | | | |
| 論理演算 | AND, AND, | - | | * | 0 | 0 | |
| 命令 | EOR, EORI, | | | | | | |
| | NOT, | | | | | | |
| | OR, ORI | | | | | | |
| 2 進化10進 | ABCD | 9 | U | 1 | U | 1 | C=10 遊数のキャリィ |
| 数脑算命令 | | | | | | | $Z=Z\cdot R_{10}\cdot \cdots \cdot R_0$ |
| | NBCD, | * | U | 1 | U | ! | C=10進数のボロー |
| | SBCD | | | | | | $Z = Z \cdot \overline{R_m} \cdot \dots \cdot \overline{R_0}$ |
| 桁移動命令 | ASL, ASR | - | ٠ | * | 0 | 0 | |
| | LSL, LSR (r=0) | | | | | | |
| | ROL, ROR J | | | 1 | | | |
| | ROXL, ROXR(r=0) | _ | .* | * | 0 | 1! | C=X |
| | ASL | | . * | | 1 | 1 | $V = D_m \cdot (\overline{D_{m-1}} + \cdots + \overline{D_{m-r}})$ |
| | | | | | | | $+\overline{D}_{m}\cdot(D_{m-1}+\cdots+D_{m-r})$ |
| | 1.01 | ١. | | | ١. | ١. | C=D _{m=r+1} |
| | LSL, ROL, | * | * | | 0 | 1 | C=D _{et-r+1} |
| | ROXL | | | i | | | |
| | ASR. | | | ١. | 0 | ١, | C=D1 |
| | ,1014 | L | | | v | 1: | U-DI-1 |

| 命令の種類 | 命令 | X | N | Z | V | C. | 特殊な条件 |
|------------------|---|---|-------|-----|--------|--------|---|
| | LSR, ROR, ROXR | * | * | | 0 | ! | |
| ピット提作 命令 | BCHG, BCLR, SET, BTST | - | - | ! | - | - | Z=Dn |
| ♥行 その他の 命令 | MOVE, MOVEQ, SWAP CHK | - | * =73 | t U | 0 U | 0 U | |
| | MOVE to CCR MOVE to SR RTE RTR STOP | | | ! | | | ソース オペランドの値 SSP の値 USP の値 イミディエイト値 |

- 一:命令宣行前の値を保持, U:未定義, I:特殊な条件を参照。*:一般的場合
- 11 記号の意味(1表 6.1 参用
- 7 高がオーバフローの場合は未定機 除数が0の場合は N=0, Z=1 に設定 10 0<データレジスタ<((en)) のとき未定器</p>

グには 0 が設定され、プロセッサは例外処理を開始する。

2 進化 10 進数演算命令では N フラグは意味をもたないので未定義である。

- CHK 命令ではデータ レジスタ Dn の内容により,
- (1) Dn<0のとき N=1
- (2) Dn>(EA) のとぎ N=0

と N フラダが設定されトラップが生じプロセッサは例外処理を開始する。しかしデータ レジスタ Dn が (1), (2) 以外のときには N フラグは未定義である。

MOVE to CCR/SR 命令および STOP 命令ではオペランドの対応するビットが各フラグ に設定される。RTE, RTR 命令ではそれぞれシステム スタックの対応するビットが各フラグに設定される。

6.2.2 Z 7 7 9 %

Z (Zero) フラグは命令の東行結果がゼロかどうか示すフラグであり、結果がゼロのとき1、そうでないときりが設定される。一般的には、実行結果がゼロということは結果の 条ビット R. (i=0~m) が "0" ということであるから次式が成り立つ。

$$Z = \overline{R}_m \cdot \cdots \cdot \overline{R}_0$$
 (6-2)

拡張演算命令 (ADDX, NEGX, SUBX 命令) および 2 進化 10 進數衡算命令 (ABCD, NBCD,

74 6. フラグと算術論理

SBCD 命令)では、実行が完了した桁の演算に加え下位桁の状態も反映させなければならない、すなわち、拡張器全体としてあるいは2進化10進数全桁としてゼロかどうか判断する必要がある。したがって、

$$Z = Z \cdot \overline{R}_m \cdot \cdots \cdot \overline{R}_q$$
 (6-3)

となる。ここで右辺の 2 は演算制すなわも下位桁の演算結果の 2 フラグである。 2 遠化 10 進数演算命令の欄下位桁の実行に先立って。 2 フラグと X フラグはクリア しておかな ければならない。

大部分の命令では式 (6-2) または (6-3) が成り立つが、DIVS、DIVU 命令。 ビット機 作命令: CHK 命令ならびに CCR を操作する命令は、これらにあてはまらない。

DIVS、DIVU 命令においては、商がゼロのとき Z フラグは 1 に設定される。商のオーバフローが生じた場合には Z フラグの値は未定義である。除数が 0 のときは Z フラグに 1 が設定されプロセッサは例外処理を開始する。

ビット操作命令(BCHG、BCLR、BSET、BTST 命令)では比較結果がZフラグに反映された後に、ビット反転、ビットクリア、ビット・エットが行われる。このため命令実行後のビットの値とZフラグの値は必ずしも一致しない。

CHK 命令では Z フラグは未定義である。

6.2.3 V 7 7 7 4

V Coverflow) フラグは命令の算額演算においてオーバフローが生じたかどうか示すフ ラグである。V フラグには、オーバフローが生じたとき1が設定され、生じたかったたき のが設定される。ここで、オーバフローとは、演算結果が命令を指定したオペランドサイ ズ内で実現できたい場合、すたわち符号とットが襲ぎされてしまった場合をいう。

加算命令 (ADD, ADDI, ADDQ, ADDX 命令) においてオーバフローが生じるのは■6.2 で示すように 2 とおりの場合がある。


(1) 負の拡数 (デスティネーション オペランドの 最上位 ビット $S_n=1$) と負の強数 (ソース オペランドの最上位 ビット $D_n=1$) を加算した結果、符号ビット (実行結果の最上位 ビット R_n) がクリアされた場合

$$V = S_m \cdot D_m \cdot \overline{R_m}$$
 (6-4)

(2) 正の整数と正の整数を加算した結果、符号ビットに1が設定された場合

$$V = \overline{S}_m \cdot \overline{D}_m \cdot R_m$$
 (6-5)

上記 (1), (2) より加算命令におけるオーバフローは式 (6-6) で表すことができる。



 $V = S_m \cdot D_m \cdot \overline{R}_m + \overline{S}_m \cdot \overline{D}_m \cdot R_m \qquad (6-6)$

演算命令 (SUB, SUBI, SUBI, SUBX 命令) および比較命令 (CMP, CMPA, CMPI, CMP PM 命令) におけるオーバフローも、図 6.3 に示すように、 加算命令と同様に考えること ができる.

被算,比較命令ではデスティネーションオペランドからソースオペランドが凝算され ることに注意を要する。図6.3から減算命令および比較命令を実行したときVフラグは。 (1) 正の修数→負の整数→符号ビット=1の場合。(2) 負の整数一正の整数→符号ビット

NEG, NEGX 命令は0からデスティネーションオペランドを減算する命令であり、減数 がデスティネーションオペランドである点が減算、比較命令と異なる点である。この点に 拌塞してV フラグの設定条件を求めると次式のとおりとなる (詳細名略).

$$V=D_m \cdot R_m$$
 (6-8)

DIVS, DIVU 命令では商がオーバフローしたとき V フラグが設定される.

桁移動命令では ASL (r * 0) 以外の命令は V フラダを常に 0 とする、ASL 命令 (r * 0) では符号ビットに変化があった場合に V フラダに 1 が設定される。これには次の 2 とおりの場合がある。ここで D_m は桁移動筒の最上位ビット,r は桁移動の数である。

(1) D_m=1かつ D_{m-1}~D_{m-r} のいずれかが0の場合

$$V = D_m \cdot (\overline{D_{m-1}} + \cdots + \overline{D_{m-r}}) \qquad (6-8)$$

(2) D_m=0 かつ D_{m-1}~D_{m-r} のいずれかが1の場合

$$V = \overline{D_m} \cdot (D_{m-1} + \cdots + D_{m-r}) \qquad (6-9)$$

上記 (1), (2) より、ASL 命令 (r≒0) では次式に従って V フラグが設定される。

$$V=D_{m}\cdot(\overline{D_{m-1}}+\cdots+\overline{D_{m-r}})$$

$$+\overline{D_{m}}\cdot(D_{m-1}+\cdots+D_{m-r})$$
(6-10)

この条件は桁移動によってデータの符号が変化した場合をチェックするためのものである。

このほか、命令によって0が設定されたり、未定義であったり、以前の値を保持していたりするが、これらについては表6.2を参照されたい。

8.2.4 C 7 7 7

C (Carry) フラグは命令の実行においてキャリ、/ボローが生じたかどりか示すフラグ であり、キャリィ/ボローが生じた場合1が設定され、生じなかった場合0が設定される。 加算命令においてキャリ、が生じるのは図6.4に示す3とおりの場合である。したがっ

て、次式で示される条件によって C フラグが設定される。 $C = S_m \cdot D_m + D_m \cdot \overline{R_m} + S_m \cdot \overline{R_m} \qquad (6-11)$





図 6.4 加算命令においてキャリィが生じる場合



d: 0または1どちらでもよい

図 8.8 減算、比較命令においてボローが生じる場合

減算、比較命令においてボローが生じるのは図6.5に示するとおりの場合である。したが って、次式で示される条件によって C フラグが設定される。

$$C=S_m \cdot \overline{D_m} + \overline{D_m} \cdot R_m + S_m \cdot R_m \qquad (6-12)$$

NEG. NEGX 命令は 0 からデスティネーション オペランドを被算する命令であり、 減数 がデスティネーション オペランドである点を考慮し、上述した減算、比較命令と同様に考 えると次式を得る.

$$C = D_m + R_m$$
 (6-13)

2 准化 10 准数海流命令では 10 准数のキャリュ/ボローが C フラグに反映される。

シフト回数が 0 の桁移動命令において、ROXL、ROXR 命令では C フラグに X フラグの 内容がセットされその他のシフト/ローテート命令では C=0 となる。 1回以上シフト ま たはローテートする桁移動命令では最後にシフトアウトされたビットがCフラグに反映さ れる。すたわち、右シフトを上回行った後には

C=D--1

となり、左シフトを上回行った後には

 $C=D_{m-r+1}$

が恐定される。

このほか、Cフラグが0に設定されたり、未定義であったり、以前の値を保持したりす み命令については歩6.2を索照されたい。

8.2.5 X 7 9 %

Xフラグは拡張演算および拡張形桁移動を行うときに使用する、Xフラグが変化すると きは常に X=C となる。しかし C フラグが変化したとき常に X フラグが影響を受けるわ けではない.

X フラグの設定条件は多6.2を絵照されたい。

7 命令実行時間

この章では68000の命令実行時間について解説する。

7.1 命令実行時間の内訳

一般に命令実行時間は図7.1 (a) に示すごとく (1) 命令フェッチ時間: tr, (2) 実効 アドレス計算時間: tz, (3) 命令処理時間: tz, の総和で表される。ところが68000 では、 2 章にも述べたように、命令プリフェッチ機能を有するために、基本的には命令実行手頂




図 7.1 命令実行時間の内訳

は図7.1 (b) に示すようになる。すなわち命令フェッチ (時間 ts) が、オペランドの実 効フドレス計算 (時間 tsa) または命令処理 (時間 tsx) と平行して行われるため実効的 た命令実行時間は tax+tax で表される。

68000 には、4 意で述べたように、多様なアドレス形式があり、各々のアドレス形式で 寒効アドレス計算時間 tax が異なる。また。各命令はその処理時間 tax が異なるため、次 節以降で述べる具体的な命令実行時間では tex と tex を別々に解説する。また、メモリア クセスは十分高速であるものとし、ウエート状態 (Sw) はないものと仮定した.

7.2 実効アドレス計算時間

ここでは時間を ns の代りにクロックサイクル数で示す。クロック サイクル数で表現し た理由は、68000 は動作クロック周波数が 4MHz 版から 6MHz~12 MHz の品種が用意 されているために ns で表現するより一般性を有しているためである。ここでサイクル数 は動作クロックの周期を1単位として表している。 したがって、 たとえば4クロック サ イクルは8MHz版 68000 では4×125 ns=500 ns を意味する。

68000 は4章で述べたように12種の実効アドレス形式をもっている。それら各実効フ ドレス計算に要するクロック サイクル数は表7.1に示される。なお、このサイクル数で処 理される内容には次の2つが含まれる。

(1) 実効アドレス計算

賽 7.1 実効アドレス計算処理時間(サイクル数)

| | | オベラン | ドの長さ |
|------------|--------------------------|----------|----------|
| | アドレス形式 | バイト/ワード | =ングワード |
| Do | データ レジスタ直接形式 | 0 (0/0) | 0 (0/0) |
| An | アドレスレジスタ直接形式 | 0 (0/0) | 0 (0/0) |
| An@ | アドレス レジスタ間接形式 | 4 (1/0) | 8 (2/0) |
| An@+ | ポストインクリメント アドレス レジスタ間接形式 | 4 (1/0) | 8 (2/0) |
| An@- | プリデクリメント アドレス レジスタ間接形式 | 6 (1/0) | 10 (2/0) |
| An@d | ディスプレースメント付アドレス レジスタ間接形式 | 8 (2/0) | 12 (3/0) |
| An@(d, ix) | インデックス付アドレスレジスタ間接形式 | 10 (2/0) | 14 (3/0) |
| ×××,W | 恒絶対アドレス形式 | 8 (2/0) | 12 (3/0) |
| ×××.L | 長絶対アドレス形式 | 12 (3/0) | 16 (4/0) |
| PC@(d) | ディスプレースメント付プログラムカウンタ相対形式 | 8 (2/0) | 12 (3/6) |
| PC@(d. ix) | インデックス付プログラムカウンタ相対形式 | 10 (2/0) | 14 (3/0) |
| \$ ××× | イミディエイト形式 | 4 (1/0) | ■ (2/0) |

許 (a/b)。a: リードヤイクル数、b: ライトサイクル数

80 7. 命令実行時間

(2) メモリからのオペランドフェッチ

同変ではオペランドがパイト (8ビット) またはワード (16ビット) の場合とロングワード (32ビット) の場合とに分けて示されている。両者とも実効アドレス計算処理に要するサイル・取は同じであるが、表中で造があるのはオペランドフェッチ処理の差に慰むる。 すなわち。1ワードのフェッチ (メモリリード) にはまサイタルを置しロングワードのフェッチには8サイタル要するためである。また。何変において () 中には (リードサイタル数) ライトサイタル数 が示される。これらはいずれも全サイタル数の中に含まれるすイタル数のたる。 実効アドレス計算処理において () マドカライタル数の中に含まれるすイタル数である。 実効アドレス計算処理において マイトサイタル数がいずれの場合も0であるのはその処理の性質がら当然のととである。

7.3 オペレーション実行処理時間

以下に 68000 の各合令の 実行処理時間 tsz をサイクル数で示す。 たお、 ゲータ MOVE 命令に関してだけた、68000 においては截々の 実効 アドレス 形式を有する 2 つのオペラ ンドを指定 1時ることから単純に表す、1 に示した tsa と tsa を加え た値で 社 表現しにく い、このため MOVE 命令についてはソース オペランドとデスティネーションオペランド の実効アドレス形式の組合せに よって処理時間がわかるように tsa+tsz の全時間で表現 した。

7.3.1 データ転送命令時間(実効アドレス計算処理時間を含む)

| | 1 |
|------|---|
| | |
| | |
| | |
| | |
| | |
| 0 | |
| 20 | |
| 77 | |
| 6 | |
| ~ | |
| 7 | |
| Ŧ. | |
| - | |
| 20 | |
| 偿 | |
| 1 | |
| 製 | |
| 20 | |
| de | |
| 791 | |
| 쁜 | |
| Ó | |
| Σ | |
| ~ | |
| 9 | |
| 203 | |
| nk. | |
| 62 | |
| 14 | |
| - 1 | |
| 6 | |
| | |
| - 2 | |
| Ξ | |
| - 5 | |
| . 2 | |
| 42 | |
| ĸ | |
| ~ | |
| + | |
| ` | |
| - 1 | |
| , | |
| - 17 | |
| - 1 | |
| -2 | |
| 3 | |
| 40 | |
| | |
| 2 | |
| 1 | |
| 椒 | |
| H | |
| | |

| TFUX DTFUX | Do | An | An® | An@+ | Ang- | An@(d) | An@(d. ix) | w. xxx | T ××× |
|-------------|----------|----------|----------|----------|-------------|----------|---|----------|----------|
| Da | 4 (1/0) | 4 (1/0) | 8 (1/1) | (1/1) 8 | 8 (1/1) | 12 (2/1) | 14 (2/1) | 12 (2/1) | 16 (3/1) |
| An | 4 (1/0) | 4 (1/0) | 8 (1/1) | \$ (1/1) | 8 (1/1) | 12 (2/1) | 11 (3/1) | 12 (2/1) | 16 (3/1) |
| An® | 8 (2/0) | 8 (2/0) | 12 (2/1) | 12 (2/1) | 12 (2/1) | 16 (3/1) | 18 (3/1) | 16 (3/1) | 20 (4/1) |
| An@+ | 8 (2/0) | 8 (2/0) | 12 (2/1) | 12 (2/1) | 12 (2/1) | 16 (3/1) | 18 (3/1) | 16 (3/1) | 20 (4/1) |
| An@- | 10 (2/0) | 10 (2/0) | 14 (2/1) | 14 (2/1) | 14 (2/1) | 18 (3/1) | 20 (3/1) | 18 (3/1) | 22 (4/1) |
| An@(d) | 12 (3/0) | 12 (3/0) | (1/8) 91 | 16 (3/1) | 16 (3/1) | 29 (4/1) | 22 (4/1) | 20 (4/1) | 24 (5/1) |
| An@(d, ix) | 14 (3/0) | 14 (3/0) | 18 (3/1) | 18 (3/1) | 18 (3/1) | 22 (4/1) | 24 (4/1) | 22 (4/1) | 26 (5/1) |
| W. ××× | 12 (3/0) | 12 (3/0) | 16 (3/1) | 16 (3/1) | 16 (3/1) | 20 (4/1) | 22 (4/1) | 20 (4/1) | 24 (5/1) |
| X × × | 16 (4/0) | 16 (4/0) | 20 (4/1) | 20 (4/1) | 20 (4/1) | 24 (5/1) | 28 (5/1) | 24 (5/1) | 28 (6/1) |
| PC@(d) | 12 (3/0) | 12 (3/0) | 16 (3/1) | 16 (3/1) | 16 (3/1) | 20 (4/1) | 22 (4/1) | 20 (4/1) | 24 (5/1) |
| PC@(d, ix) | 14 (3/0) | 14 (3/0) | 18 (3/1) | 18 (3/1) | (1/8) (3/1) | 22 (4/1) | 24 (4/1) | 22 (4/1) | 28 (5/1) |
| × × × | 8 (2/0) | 8 (2/0) | 12 (2/1) | 12 (2/1) | 12 (2/1) | 16 (3/1) | 18 (3/1) | 16 (3/1) | 20 (4/1) |
| | 泰 7.8 | | ョンサイズが | 7-47-E | の時の MOV | E 命令其行時! | オペンーション サイズがコング ワードの時の MOVE 命令実行時間(サイクル数) | | |
| STELZ DTELZ | Dm | An | An@ | An@+ | An@ | An@(d) | An@(d. ix) | W. ××× | T ××× |
| Da | 4 (1/0) | 4 (1/0) | 12 (1/2) | 12 (1/2) | 12 (1/2) | 16 (2/2) | 18 (2/2) | 16 (2/2) | 20 (3/2) |
| An | 4 (1/0) | 4 (1/0) | 12 (1/2) | 12 (1/2) | 12 (1/2) | 16 (2/2) | 18 (2/2) | 16 (2/2) | 20 (3/2) |
| An@ | 12 (3/0) | 12 (3/0) | 20 (3/2) | 20 (3/2) | 23 (3/2) | 24 (4/2) | 26 (4/2) | 24 (4/2) | 28 (5/2) |
| An@+ | 12 (3/0) | 12 (3/0) | 20 (3/2) | 20 (3/2) | 20 (3/2) | 24 (4/2) | 25 (4/2) | 24 (4/2) | 28 (5/2) |
| An@- | 14 (3/0) | 14 (3/0) | 22 (3/2) | 22 (3/2) | 22 (3/2) | 25 (4/2) | 28 (4/2) | 26 (4/2) | 30 (5/2) |
| An@(d) | 16 (4/0) | 16 (4/0) | 24 (4/2) | 24 (4/2) | 24 (4/2) | 28 (5/2) | 30 (5/2) | 28 (5/2) | 32 (6/2) |
| An@(d, ix) | 18 (4/0) | 18 (4/0) | 26 (4/2) | 25 (4/2) | 26 (4/2) | 30 (5/2) | 32 (5/2) | 30 (5/2) | 34 (6/2) |
| W. xxx | 16 (4/0) | 16 (4/0) | 24 (4/2) | 24 (4/2) | 24 (4/2) | 28 (5/2) | 30 (5/2) | 28 (5/2) | 32 (6/2) |
| J ××× | 20 (5/0) | 20 (5/0) | 28 (5/2) | 28 (5/2) | 23 (5/2) | 32 (6/2) | 34 (6/2) | 32 (6/2) | 36 (7/2) |
| PC@(4) | 16 (4/0) | 16 (4/0) | 24 (4/2) | 24 (4/2) | 21 (4/2) | 28 (5/2) | 30 (5/2) | 28 (5/2) | 32 (6/3) |
| PC@(d, ix) | 18 (4/0) | 18 (4/0) | 26 (4/2) | 26 (4/2) | 26 (4/2) | 30 (5/2) | 32 (5/2) | 30 (5/2) | 34 (6/2) |
| ××× | 12 (3/0) | 12 (3/0) | 20 (3/3) | 20 (3/2) | 20 (3/2) | 24 (4/2) | 25 (4/2) | 24 (4/2) | 28 (5/2) |

表 7.4 標準命令実行処理時間 (サイクル数)

| _ | オペランド | | | |
|---------|------------|----------|------------------|------------|
| 命令 | オニファト | | S 7 F > X = (EA) | S アドレス=Dn |
| 112 111 | オペレーションサイズ | Dプドレス≡An | Dプドレス=Dn | Dフドレス=(EA) |
| ADD | パイト, ワード | 8 (1/0) | 4 (1/0) | 8 (1/1) |
| | ロング ワード | ■ (1/0) | 6 (1/0) | 12 (1/2) |
| AND | パイト, ワード | | 4 (1/0) | 8 (1/1) |
| | ロングワード | _ | 6 (1/0) | 12 (1/2) |
| CMP | パイト, ワード | 6 (1/0) | 4 (1/0) | _ |
| | ロング ワード | 6 (1/0) | 6 (1/0) | _ |
| DIVS | _ | _ | 158 (1/0)MAX | _ |
| DIVU | _ | | 140 (1/0)MAX | T - |
| EOR | パイト, ワード | _ | 4 (1/0) | 8 (1/1) |
| | ロング ワード | _ | 8 (1/0) | 12 (1/2) |
| MULS | | | 70 (1/0)MAX | |
| MULU | _ | _ | 70 (1/0)MAX | _ |
| OR | パイト, フード | _ | 4 (1/0) | 8 (1/1) |
| | ロング ワード | _ | 6 (1/0) | 12 (1/2) |
| SUB | バイト, ワード | 8 (1/0) | 4 (1/0) | 8 (1/1) |
| | ロング ワード | 6 (1/0) | 6 (1/0) | 12 (1/2) |

注) 会令実行時間は上裏の値に実勢アドレス生成時間を加える必要あり D=デスティネーション、S=ソース

の2サイクルは実効的な時間としては現れない。

7.3.2 標準命令實行時間

表 TAIK ADD, AND 命令等の標準命の命令処理時間を示す。これらの命令が使用するアドレス形式は各種あるが、共通していることは (レジスタ、(EA)) 間の処理であるということである。すなわち、データ転送命令のようにソース・オペッンド、デスティネーションオペランドが実にノモリ上にあることにない、必ず一カはレジスタが指定される。 なれ、表 7.4 に示したマイタル数は命令の処理サイタル、結果の格納サイタル、および次の命令のフェッチ・サイタルを含んでいる。したがって命令の全実行時間を求めるために は (EA) を計算するためのフドレス生成サイタル数 taa を表 7.1 より求めて表 7.4 の値 に削ま かければからかい。

たとえば次の命令の実行時間を求めてみる。

ADD .L D1. (A1)

デスティネーション オペランドのアドレス形実はアドレス レジスタ間接形式であり、オペランド サイズがロング ワードである。したがって、実施アドレス計算時間 $t_{\rm Ex}$ は、 $t_{\rm Ex}$ に $t_{\rm Ex}$ が $t_{\rm Ex}$ $t_{\rm Ex}$

7.3.3 イミティエイト命令実行時間

変?、5にイミディエイト命令の実行処理時間を示す、この表に示される処理時間に含ま れる内容はイミディエイト オペランドのフェッチ サイタル、命令の実行処理サイタル、 糖果の格納サイタルおよび次の命令のブリフェッチ サイタルである。したがってイミディ

第7.8 イミディエイト命令事行処理時間(サイタル数)

| 命令 | オペランドナイズ | Sアドレスロイミ ディエイト Dアドレス=Dn | Sプドレス=イミ ディエイト Dフドレス=An | Sアドレス=イミ ディエイト Dアドレス=(EA) |
|-------|---------------------|-------------------------------|-------------------------------|---------------------------------|
| ADDI | バイト, ワード ロング ワード | 8 (2/0) 16 (3/0) | | 12 (2/1) 20 (3/2) |
| ADDQ | バイト, ワード ロング ワード | 4 (1/0) 8 (1/0) | 8 (1/0) 8 (1/0) | 8 (1/1) 12 (1/2) |
| ANDI | バイト, ワード ロング ワード | II (2/0) 16 (3/0) | | 12 (2/1) 20 (3/1) |
| CMPI | バイト, ワード ロング ワード | 8 (2/0) 14 (3/0) | 8 (2/0) 14 (3/0) | 8 (2/0) 12 (3/0) |
| EOR1 | パイト、ワード ロング ワード | 8 (2/0) 16 (3/0) | = | 12 (2/1) 20 (3/2) |
| MOVEQ | ロング ワード | 4 (1/0) | _ | - |
| ORI | バイト, ワード ロング ワード | ■ (2/0) 16 (3/0) | | 12 (2/1) 20 (3/2) |
| SUBI | パイト, ワード ロング ワード | 8 (2/0) 16 (3/0) | | 12 (2/1) 20 (3/2) |
| SUBQ | パイト, ワード ロング ワード | 4 (1/0) 8 (1/0) | ■ (1/0) 8 (1/0) | 8 (1/1) 12 (1/2) |

注) 命令実行時間は上袋の値に実施アドレス生成時間を加える必要あり

S=ソース、D=デスティネーション

84 7. 命令率行時間

エイト命令の全実行時間を求めるためには (EA) を計算するための実効アドレス計算時間を表7.1より求め、表7.5の値に加えなければならない。

デスティネーション オペランドが Dn または An である 場合 i。 デスティネーション オペランド o 実物 T ドレス計算に要する時間は表 7. から明らかなように 0 である。 した がって表 7. 5 にっした値が 1 なから命令表 7. 7 にっした値が 1 なかっと表 7 この 1 である 場合 1 に 個々の実効 1 アドンス 1 ドレス生変 中間を表 1 3.0 配金 加えたけたドレス 1 エードをとり得るので表 1. 1 より 実効 1 アドレス生変 時間を表 1 3.0 配金 加えたけたドレス 1 エードを

さて、一例として ADDI 命令について述べてみよう。 ADDI 命令はイミディニイト値と デスティネーション オペランドの内容を加えて、その結果をデスティネーション アドレ 大店務前する命令である。オペランドがパイト異またはフード長でデスティネーション オ ペランドが Dn の場合を考える。実行処理時間を変了らから求めると8(2/n) さたってい る。すなわる命令処理に8サイタルを要する。 デスティネーション オペランドは Dn で あるため、そのアドンス生成時間に設7.1.2 り 0 サイタルである。すなわち、この命令の 全質行時間は8サイリー8サイタルである。

7.3.4 シングル オペランド命令事行時間

7.3.5 シフト/ローテート命令室行時間

変7.7にシフト/ローテート命令の実行処理時間を示す。この表に示す処理時間に含まれる内容はポペランドフェッチ、シフト/ローテートの処理。 結果の格納および、次の命

表 7.8 シングルオペランド命令実行処理時間(サイタル数)

| 命令 | オペランドサイズ | オペランド=レジスタ (Do または An) | オペランドロメモリ (EA) |
|------|----------|---------------------------|----------------|
| CLR | パイト, ワード | 4 (1/0) | ■ (1/1) |
| | ロング ワード | 6 (1/0) | 12 (1/2) |
| NBCD | パイト | 6 (1/0) | 8 (1/1) |
| NEG | パイト, ワード | 4 (1/0) | 8 (1/1) |
| | ロング ワード | 6 (1/0) | 12 (1/2) |
| NEGX | パイト, サード | 4 (1/0) | ■ (1/1) |
| | ロング ワード | 6 (1/0) | 12 (1/2) |
| NOT | パイト, サード | 4 (1/0) | 8 (1/1) |
| | ロング ワード | 6 (1/0) | 12 (1/2) |
| Scc | パイト, ワード | 4 (1/0) | ■ (1/1) |
| | ロング ワード | II (1/0) | 8 (1/1) |
| TAS | 441 | 4 (1/0) | 10 (1/1) |
| TST | パイト, ワード | 4 (1/0) | 4 (1/0) |
| | ロング ワード | 4 (1/0) | 4 (1/0) |

注) 命令実行時間は上表の値に実効アドレス生成時間を加える必要あり

客 7.7 シフト/ョーテート命令字行机理時間(サイクル数)

| 命令 | オペランドサイズ | オペランドコレジスタ | オペランドニメモリ (EA) |
|------------|---------------------|---------------------------|----------------|
| ASR, ASL | バイト, ワード ロング ワード | 6+2n* (1/0) 8+2n (1/0) | 8 (1/1) |
| LSR, LSL | バイト、ワード ロング ワード | 6+2n (1/0) 8+2n (1/0) | 8 (1/1) |
| ROR, ROL | バイト, ワード ロング ワード | 6+2n (1/0) 8+2n (1/0) | 8 (1/1) |
| ROXR, ROXL | バイト、ワード ロング ワード | 6+2n (1/0) 8+2n (1/0) | 8 (1/1) |

注) 合合実行時間は上表の値に実効アドレス生成時間を加える必要あり

· nは近期限の額を表す

令のブリフェッチである。したがってオペランドアドレスの計算時間を表7.1により求め、表7.7に示した値に加えて命令の全実行時間を求めなければたらない、シフト/ローテート命令の機能はオペランドがレジスタの場合には1命令でロビットのシフトまたはローテートが可能であるが、一方すペランドがシモリの場合には1命令で実行し得るシフ

86 7. 命令実行時間

ト/ローテートビット数は1ビットだけである。1ビットのシフトには2クロックサイタ ルを必要とすることから、表7.7においてオペランドがレジスタの場合には+2nサイタ ルが加きられている。

たとえば次の命令の実行時間は、 t_{BA} =0、 t_{BX} =6+2×8=22 であるから 22 クロックサイクルとなる。

ASL .W #8. D1

7.3.6 ビット操作命令室行時間

表で、18にじょと操作命令の東方独厚時間を示す、この表に示す儀はポペランドフェッチ、命令の処理。 結集の始結。および次の命令のブランェッチを含んでいる。 したがって 参令の全東方時間を求めるために はオペランド アドレスの計算時間を表了しためた必要で、8の値に加えなければならない、表で、8中のダイナミッテ形とは操作すべきオペランドのビット位置が命令で指定されるレジスタに貯えられている場合を示し、一方メタティック形とは操作すべきオペランドのビット位置が直接命令で指定される場合を示している。

7.3.7 ブランチ関係命令室行時間

表7.9 にブランチ関係の命令実行処理時間を示す。この表には、ブランチ先のアドレス (ディスプレースノント付フェアラムカウンタ相対権式)の対背に要する時間が含まれて いる。したがって Bcc、BRA、BSR、DBcc 命令に関しては未変に示された値が命令の全集 行時間を示している。全た TRAP、TRAPV 合合についてもペラタ生政時間は未変の値に 含まれているので命令の全集行時間を示している。しかし CHK 命令ではブランチ先のア ドレスとして各種の実命アドレス形式を有しているので命令の全集行時間を定めるため には表7.9 に示される値に、表7.1 より束めた実命アドレカ計算時間を加えなければなら ない、さて、表7.9 はブラッチが成立した場合と不成立の場合について分けて示してい、 る。BRA、BSR、TRAP 命令は焦条件ブランケであるので不成立の側は焦急速である。 68000では命令のブリフェッキ機能を有しているため、ブランチが成立したときには先行 してブリフェッチしていた命令が無駄になる。したがってブランチ条件が成立した場合に は命令処理時間がブランチ条件不成立の場合に出てて長くなると考えられる。この状況が 妻7.9 の Bcc 命令、ディスフレースメント=バイトの場合の実行時間に 現れている。 しかし、この弊当を扱い作さなために 68000 ではブランケアドレスをマイクェファクタ

表 7.8 ビット操作命令字行処理時間 (サイタル数)

| | ピット位置 | ダイナ | 5 9 9 | スタテ | 1 > 9 |
|------|----------------|----------------|--------------|-----------------|----------|
| 命令 | オベランド | レジスタ | ** 9 (EA) | レジスタ | メモリ(EA) |
| BCHG | パイト ロング ワード | 8(1/0)MAX | 8 (1/1) — | 12(2/0)MAX | 12 (2/1) |
| BCLR | バイト ロング ワード | 10(1/0)MAX | 8 (1/1) | 14(2/0)MAX | 12 (2/1) |
| BSET | バイト ロング ワード | 8(1/0)MAX | 8 (1/1) | - 12(2/0)MAX | 12 (2/1) |
| BTST | バイト ロング ワード | 6(1/0)MAX | 4 (1/0) | 10(2/0)MAX | 8 (2/0) |

注) 命令実行時間は上表の値に実効アドレス成生時間を加える必要あり

★ 7.9 ブランチ関係合令室行処理時間(サイクル数)

| 命令 | 条件成立の有無 | トラップまたはブラン テ条件成立 | トラップさたはブラン チ条件不成立 |
|-------|---------------------|----------------------|----------------------|
| Всс | パイト ワード | 10 (2/0) 10 (2/0) | 8 (1/0) 12 (2/0) |
| BRA | パイト ワード | 10 (2/0) 10 (2/0) | _ |
| BSR | パイト ワード | 18 (2/2) 18 (2/2) | |
| DBcc | CC true CC false | 10 (2/0) | 12 (2/0) 14 (3/0) |
| CHK | _ | 40 (5/3)+tex max | 10 (1/0)+tm4 |
| TRAP | | 34 (4/3) | - |
| TRAPV | _ | 34 (5/3) | 4 (1/0) |

件) 命令実行時間は上表の値に実効アドレス生成時間を加える必要あり

ムで発行して計算するように配慮されているので、場合によってはブランチ条件が成立した場合の方が不成立の場合より高速に処理できるのである。その例が Bcc 命令において ディスプレースメントニワードの場合である。Bcc 命令でディスプレースメントがワード 長の場合にはロンダフード命令 (4パイト命令)となるためブリフェッチの効果が生きないことがその阻由である。DBcc 命令の実行時間がブランチ条件成立の場合が不安立の場合 とりも高速になっているのも同じ理由による。

表 7.10 ジャンプ関係命令事行時間(サイクル数)

| E.A. | An@ | An@+ | An@- | An@ (d) | An@ (d, ix) | ×××.W | $\times \times \times , L$ | PC@ (d) | PC@ (d. ix) |
|------|---------|------|------|------------|----------------|---------|----------------------------|------------|----------------|
| JMP | 8(2/0) | - | _ | 10(2/0) | 14(3/0) | 10(2/0) | 12(3/0) | 10(2/0) | 14(3/0) |
| JSR | 16(2/2) | - | | 18(2/2) | 22(2/2) | 18(2/2) | 20(3/2) | 18(2/2) | 22(2/2) |

E. A. = 実効フドレス形式

表 7.11 実効アドレス生成関係命令実行時間(サイクル数)

| E.A. 命令 | An@ | An@+ | An@- | An@ (d) | An@ (d. ix) | ×××,W | ×××.L | PC@ (d) | PC@ (d, ix) |
|------------|---------|------|------|------------|----------------|---------|---------|------------|----------------|
| LEA | 4(1/0) | _ | | 8(2/0) | 12(2/0) | 8(2/0) | 12(3/0) | 8(2/0) | 12(2/0) |
| PEA | 12(1/2) | - | _ | 16(2/2) | 20(2/2) | 16(2/2) | 20(3/2) | 16(2/2) | 20(2/2) |

E.A.=実効アドレス形式

7.3.8 ジャンプ関係命令室行時間

表7.10 にジャンプ関係命令 (MP, ISR 命令) の実行時間を示す。ここに示された値は ジャンプ先アドレスの計算。ジャンプの実行およびジャンプ先番地に格構されている次の 命令プリフェッチの時間を含んでいる。 すなわち、突効アドレス計算時間が表7.10に含 まれているため表7.1に示した実効アドレス計算時間を加えなくても、表7.10の値はジ ルンプ命令の今実行時間を多している。

7.3.9 実効アドレス生成関係命令実行時■

表 7.11 に実効アドレス生成関係命令(LEA、PEA 命令)の実行時間を示す。ここに示された値には実効アドレス計算時間が含まれるので欲めて表 7.1 の値を加える必要はない。すなわち、表 7.11 の値は命令の全実行時間を表している。

7.3.10 マルチレジスタ■係命令実行時間

表7.12にマルチレジスタ関係命令の実行時間を示す。マルチレジスタ関係の命令は MOVEM 命令のみである。因素においてnは移動すべきオペランドの数を示している。ワード長オペヨンドのときにはメモリーレジスタ関移動に要するサイタルを設は1オペランド につき 4 サイタル、一方ロングワードオペランドのときにはオペランド当り8 サイタル を要する。表7.12に示される値には実施フドレス生成のための時間が含まれているの で、改めて表7.1から製動アドレス生成時間を求め表7.12の値に加える必要はない。す たわき、表7.12の値は MOVEM 令令の全実行規則を表している。 MーRの場合と R→M

89

表 7.12 マルチレジスタ関係命令事行時間(サイクル数)

| 命令 | E. A. O. S. | An@ | An@+ | An®- | An@(d) | Anto (d, ix) | ×××.W | $\times \times \times . L$ | PC@(d) | PC@ (d, ix) |
|-------|----------------|----------|---------|--------|----------|-----------------|----------|-----------------------------|----------|----------------|
| MOVEM | 7 - F | 12+4n | 12+4n | - | 16+4n | 18+4n | 16+4n | 20+4n | 16+4n | 18+4n |
| (M→R) | | (3+n/0) | (3+n/0) | | (4+n/0) | (4+n/0) | (4+n/0) | (5+n/0) | (4+n/0) | (4+n/0) |
| | マング | 12+8m | 12+8n | | 16+8n | 18+8n | 16+8n | 20+3n | 16+8n | 18+8n |
| | ワード | (2+2n/0) | (3+n/0) | | (4+2n/0) | (4+2n/0) | (4+2n/0) | (5+2n/0) | (4+2n/1) | (4+2n/0) |
| MOVEM | 7 - F | 8+4n | _ | 8+4n | 12+4n | 14+4n | 12+4n | 16+4n | - | _ |
| (R→M) | | (4/n) | | (2/n) | (3/n) | (3/n) | (3/n) | (4/n) | | |
| | = 2 / | 8+8n | - | 8+8n | 12+8n | 14+8n | 12+8n | 16+8n | | _ |
| | 9 - F | (2/2n) | | (2/2n) | (3/2n) | (3/2n) | (3/2n) | (4/2n) | | |

O.S.=オペランドサイズ, E.A.=実前7ドレス形式

表 7 13 俗語府沿箕命会協行時間(サイクル教)

| 命合 | 0.0. | Sオペランド=Dn | Sオペランドニメモリ |
|------|----------|------------|-------------|
| | O. S. | D オペランド=Dn | D オペランドニメモリ |
| ADDX | パイト, ワード | 4 (1/0) | 18 (3/1) |
| | ロングワード | 8 (1/0) | 30 (5/2) |
| SUBX | パイト, ワード | 4 (1/0) | 18 (3/1) |
| | ロングワード | 8 (1/0) | 30 (5/2) |
| ABCD | 441 | 6 (1/0) | 18 (3/1) |
| SBCD | バイト | 6 (1/0) | 18 (3/1) |
| CMPM | パイト, ワード | - | 12 (3/0) |
| | コングワード | _ | 20 (5/0) |

O.S.= オペランド サイズ、<math>O.O.= 額算オペランド形式、S= y-x、D= デスティネーション

の場合の実行時間に 4 中イクルの差がある。 たとえばワード オペランド、実効アドレス =An® の場合を考えると M→R のときは(12+4n) サイタルであるが、R→M のとき は (8+4n) サイタルである。 4n サイタルは n ワード分のメモリ リードまたはライトに 要する サイクル数である。 差の4 サイタル分(12−8=4)は、68000 の フーキテクチャに かかわるもので、高速動作実現のために 68000 はスモリデータの完整スを実行しており。 n ワード参数に対して実際は n+1 ワード分メモリから MPU 内にリードしていることに よるものである。

7.3.11 倍籍库油箕命会拿行時間

来7.13 に 常熱度繁角の少実行時間を示す。表7.13 の示す値2 2 つのオペランドフェ ッチ、演算、結果の格制、および火の命令のとり込みの各種間のほかに2 つのオペランド の実効アドレス計算時間をも含んでいる。オペランドの実効アドレスの生成時間を含めて 表現した理由はこれらの命令では2 つの イモリ オペランドが扱われるからである。表7.1 に示したオペランドの実効アドレス生成時間は1 つのオペランドアドレスを計算する時間を表している。2 つのノ・モリ オペランドを有する命令の実行時間と表7.1 に示されたメ モリ オペランドが2 つあるから単純に2 他して実行処理時間に加えるという計算で襲単 に求めることはできない。

7.3.12 その他の命令実行時間

表 7.14 に前項までに述べた各種命令以外の残りの命令の実行時間をまとめて示す。表

| | 0. | | | | |
|---------------|---------|-----------|----------|----------|----------|
| 命令 | 0.8. | レジスタ | 人老り | レジスタ→メモリ | メモリ→レジスタ |
| MOVE from SR | - | 6 (1/0) | ■ (1/1) | | _ |
| MOVE to CCR | | 12 (2/0) | 12 (2/0) | | - |
| MOVE to SR | _ | 12 (2/0) | 12 (2/0) | _ | - |
| MOVEP | ワード | _ | _ | 16 (2/2) | 16 (4/0) |
| | ロング ワード | | - | 24 (2/4) | 24 (6/0) |
| EXG | - | 6 (1/0) | _ | - | |
| EXT | ワード | 4 (1/0) | - | _ | - |
| | コングワード | 4 (1/0) | - | - | - |
| LINK | | 16 (2/2) | _ | _ | _ |
| MOVE from USP | _ | 4 (1/0) | _ | - | _ |
| MOVE to USP | _ | 4 (1/0) | _ | _ | |
| NOP | ~ | 4 (1/0) | | | _ |
| RESET | _ | 132 (1/0) | - | _ | - |
| RTE | _ | 20 (5/0) | - | | |
| RTR | - | 20 (5/0) | - | - | _ |
| RTS | _ | 16 (4/0) | ~ | _ | _ |
| STOP | _ | 4 (0/0) | _ | | _ |
| SWAP | _ | 4 (1/0) | - | _ | - |
| UNLK | _ | 12 (3/0) | - | | _ |

表 7.14 その他の命令実行処理時間(サイタル数)

注) 命令実行時間は上妻の値に実効アドレス生成時間を加える必要あり

O.S.=オペランドサイズ, O.=オペランド形式

7.14 に示した値にはイスランドの実効アドレス生成時間だを含まれていないので、命令実 行時間を実めるためには表了。に示した実効アドレス生成時間を加えたければたらない。 ポペランドがレジスタのみの場合の実効アドレス生成時間は10 であるから実質的には表 7.1 に示した値が実行時間になる。しかし、オペランドがメモリの場合は表了。1.1 から実効 アドレス生成時間を求めなければたらない。MOVE from SR、MOVE to SR、MOVE to CCRの合命合はメモリオペランドとして各種実効アドレスモードを指定し得る。MOVED 命令については指定されるメモリオペランド実効アドレス形式は An (2)(d) 形式のみである。

7 3 13 例外机理時間

妻 7.15 に例外処理に必要なタロック順を示す。例外処理は命令の実行ではないがその 処理時間を示しておく、例外処理の内容については3章で説明する。妻 7.15 で示される タロック イタル数はプロセッサが例外処理を開始してから例外処理の新プログラムの 時出しまでの影響である。

表 7.15 例外処理時間 (サイタル圖)

| 例外処理 | 特問 |
|----------|-----------|
| リセット | 34 (6/0) |
| アドレス エラー | 50 (4/7) |
| バスエラー | 50 (4/7) |
| 割込み | 44 (5/3)* |
| 不当命令 | 34 (4/3) |
| 特権命令 | 34 (4/3) |
| トレース | 34 (4/3) |

^{*} 据込みアクノレッジ パス サイタルには、 4 クロックサイクルを要すると仮定している

8 例外処理

この罰では 68000 のプロセッキ処理状態、プログラム集行状態。例外処理について説明 する。これらは他のマイクロコンピュータにはなられない違んだアーキテクチャであり。 68000 を理解する上で重要である。

8.1 プロセッサ処理状態

68000 が動作をしている場合、その動作は通常状態、例外状態、ホールト状態の 3 状態 に分類される。これらの状態を総称してプロセッサ処理状態という。

※密教験とはプロタラムを実行している決勝である。この状態では、パモリ参照によって命令キペランド奏を読み出し、演算を行った後にその結果を内部レジネタあるいはメキリに格納する。これらの動作は連続的に実行されるが、その例外として STOP 命令 (17 草、持能命令参照)の実行によるストップ状態がある。 STOP 命令を実行すると、この命令によってステータスレジスタにセットされた制込みレベルより流いレベルの外部が込みが発生するまで、グロセッドはストップする。このストップ状態は STOP 命令を正常に実行した結果である。そのため、接近するホール・状態のようなシステムの関格要求すたわり、外部からの倒態で等の人がによる停止とは区別され、進電状態として分担する。

例外状態とは、外部態込み、トラップ命令の実行、バスエラー、アドレスエラー等の例 外処理要因によって起動される処理を実行している状態である。例外処理で実行される■ 作に関しては8.3 節で詳細に裏明する。

ホールト状態とはヘステムの関係的要求によってプロセッサが停止する状態である。こ の国路的要求には、3章でも説明したようにホールト信号人力にとのアマートによる場合 と3重バス専書による場合とかある。前者は、68000に接続された外部アバイスが何らか の電大な成成を起した場合。ホールト信号を入力してプロセッサを停止させる場合と

ス 後去は、例外処理事行中にメモリ絵図ができないためその処理が持行できないという。 衝大な故障が発生した場合、プロセッサを停止させるものである。

プロセッサ処理状態の悪路を図8.1にまとめる。 通常状能から例外状態への悪移は、前 述のように例外処理を必要とする要因の発生によって行われる。その例外処理が終了する

と再び消費状態に遷移する。 通常状態。例外 状態においてホールト信号入力ピンがアサー トされるとホールト状態に遷移する。ホール ト信号入力ピンをネゲートすると、ホールト 状態となる前の状態へ遷移する。また。例外 処理中にメモリの絵照が不可能となり2重バ ス職害 (通常状態では2重バス障害は発生し たい) が発生した場合には、例外状態からま ールト状態に遷移する。その後、プロセッサを 再び起動させるためには、RESピンをアサートして、例外状態へ遷移させる必要がある。



図 8.1 プロセッサの処理状態の遷移

8.2 プログラム実行状態

68000 では、前節8.1 で説明した通常状態において、宝行するプログラムを一般のプロ グラムとシステムプログラムとに区別できるようにしている。そのためにプログラム実行 状態 ヤユーザ状能とスーパバイザ状態という2種類の状態に区別する。この2種類の状 館は、ステータス レジスタ内の S ビット(ビット番号 13)によって選択される。すたわち S ビットが "0" の場合にはユーザ状態であり、"1" の場合にはスーパパイザ状態である。

システムの信頼性を考えた場合。一般のプログラムの実行と、システムを管理するプロ グラム (OS と称されるシステム プログラム) の実行とを区別することが重要である。一 粉のプログラムの実行において、システム全体に影響を与えるようた動作が輸送に行われ ると、いくつかのプログラムを並列させて実行する場合には大きな障害となりかねない。 そこで、一般のプログラムで実行できる機能は制限1...システムを管理する機能筋は無確 た状態で実行するシステムプログラムに任せる方式がシステム全体の信仰性を向上させ るためには有効である。

[†] 従来の 68000 解説書ではプログラム実行状態 (Privilege State) を特権状態と訳してきた。しか し、この特権状態という表現はスーパパイザ状態(この状態においての み特権命令を使用できる) と器同される可能性があるため、本書では、プログラム実行状態という表現を用いることにした。

スーパパイザ状態は、プログラム実行状態の2つの状態のうちの上位の状態に相当す る. 一般にこの状態でシステム プログラムが実行される、システムを管理する上で有効な 命令である特権命令(17章参照)は、スーパバイザ状態においてのみ使用可能である。

一方、ユーザ状態は、プログラム実行状態における下位の状態に相当する。この状態で 前途の特権命令を使用しようとすると、その実行の段階で特権違反という例外処理(8.3) 節参照)が発生する。

プログラム実行状態の遷移を図8.2にまとめる。ユーザ状態からスーパバイザ状態への 遷移は、図8.1に示したプロセッサ処理状態における通常状態から例外状態への遷移が行 われるのと同時に行われる。すなわち、例外状態で実行される例外処理はスーパバイザ状



図 8.2 プログラム実行状態の遷移

態で実行される。例外処理終了後、プロセッサ 処理状態が通常状態へと歪移してもステータス レジスタ内のSピットは、まだ"1"の主主で ある. そのため。例外処理後のプログラムは、 まずスーパバイザ状態から開始される。プログ

ラム実行状態をスーパバイザ状態からユーザ状 態に遷移させるには、スーパバイザ状態でのみ 使用が許されている特権命令(図8.2に示す)

を用い、ステータス レジスタ内の S ビットを "0" に書き換えればよい。

プログラム実行状態による区別は、特権命令の使用を規定するのみでなく、命令オペラ ンド等の情報の参照にも影響を与える。たとえば 68000 の内部レジスタであるアドレス レ ジスタ A7 は、システム スタック ポインタとしても用いられる。この A7 として指定さ れるアドレス レジスタ (システム スタック ポインタ) は 2本存在する、一方はユーザ状 鶴で指定されるユーザ システム スタック ポインタ (USP) であり、もう一方がスーパパ イザ状態で指定されるスーパイザ システム スタック ボインタ (SSP) である。プログ ラム実行状態によって、どちらのレジスタを使用するのかが自動的に決められる。

メモリ参照の際にも、 プログラム実行状態を区別するため、 アドレス信号の出力 (A1 ~A23 および LDS, UDS) と同期してファンタションコード (FC0~2) が出力される。 ファンクション コードによる分類はすでに表 3.2 に示した。 FC 2 がプログラム実行状態 を表し、FC0、FC1 でプログラム参照。データ参照の区別を表している。この信号を有 効に利用することによって、ニーザ状態でのプログラム実行中に、スーパバイザ領域の データの参照を制限することができる。

8.3 例 外 処 理

8.13×158.2 量で設別したように、外部製込み、TRAP命令等により、プロセッサ処理状態は何外状態となり、プログラム実行状態はスーパバイザ状態へと運移する。本節では、この例外状態におけるプロセッサの動作(以後、何外処理と表記)について説明する。

生十例外処理の極要を、図8.3を用いて説明する。例外処理は5額額の動作(分類落号 Ⅲへ図) 各要限別の説明のためにフローチャート内に分類番号を記載した)に大切される。これらの動作は、例外処理発生要因ごとに多少異なるので、極要説明後に要因別の詳細細知を行う。

般外処理を必要とする要因が発生すると、以下に述べる例外処理が開始される。 ① で は、まず例外処理を行う前のステータスレジスタの内容を85000 内システムレジスタ(ユ ーザが直接アクセスすることはできないレジスタ) に迅速する。その後、ステータスレジ スタのSビット (ビット番号 13) を"l"にして、スーパパイザ状態に移行させる。 同時 に、例外処理終了後に起動されるプログラムでのトレースを抑止するため、T ビット(ビ ・ト番号 15) を"0"とする。

図って海外・タタ (朝外処理修了後と起節されるプロタフムのアドレス)を獲得するための南側が行われる。 すなわら前外処理を発生させた実際に従って68000 中で自動生成させた前外ペクを寄りてよります。 バス エラーの場合の例外ペクタ番号は2)、あるいは分低・ボッイスが68000 に知らせた例外ペクタ番号 (101 ページ, 前込み)所処理施則、化4倍して、例外ペクタのアドレスとする。例外処理発生原因と、例外ペクタ帝号はよび例外ペクタアドレスの関係を変あしたまとめる。 ペク番号 64~255 が、一般の外部デバイスから88000 に要似を知らせるために用意されている例外ペクタ番号である。

図では、例外処理を行う前の 68000 内部状態をメモリに退避する。 スーパパイヤ システム スタック (SSF 治療性) 古フドレスのメモリ上) にプログラム カウンタの内容 (この 値)と、ここまでの例外処理では変化したい) おとび例外処理を行う前のステータス レジスタの内容 (□でンステム レジスタに退避した値)を抵制する。 これらの格納は、最初メールパイギスタック ポインタが指定していたアドレスからマイナス2パイトした位置を免 頭としてプログラム カウンタの下位 2パイト分を、さらにアドレスが減少する方向に、プログラム カウンタの上位 2パイト分。 マステム レジスを迅渡をれたステータス レジス



タの内容を書き込んでいく、出込みが終了した時点では、スタッタポインタの内容は、書 込みを行う前の値から6マイナスした値(パスエラー、アドレスエラーでは14マイナス した値)となっている。

※ 8.1 例外ベクタの割当て

| Vector | | Address | | Assignment | | |
|-----------|------|---------|-------|--------------------------------|--|--|
| Number(s) | Dec | Hex | Space | | | |
| 0 | 0 | 000 | SP | Reset: Initial SSP | | |
| 1 | 4 | 004 | SP | Reset: Initial PC | | |
| 2 | 8 | 008 | SD | Bus Error | | |
| 3 | 12 | 00 C | SD | Address Error | | |
| 4 | 16 | 910 | SD | Illegal Instruction | | |
| 1 | 20 | 014 | SD | Zero Divide | | |
| 6 | 24 | 018 | SD | CHK Instruction | | |
| 7 | 28 | 91 C | SD | TRAPV Instruction | | |
| 8 | 32 | 020 | SD | Privilege Violation | | |
| 9 | 36 | 024 | SD | Trace | | |
| 10 | 40 | 028 | SD | Line 1010 Emulator | | |
| 11 | 44 | 02C | SD | Line 1111 Emulstor | | |
| 12* | 48 | 030 | SD | (Unasa'gned, Reserved) | | |
| 13* | 52 | 034 | SD | (Unassigned, Reserved) | | |
| 14* | 56 | 038 | 38 SD | (Unassigned, Reserved) | | |
| 15 | 60 | 03C | SD | Uninitialized Interrupt Vector | | |
| | 6-1 | 04C | | | | |
| 16~23* | 95 | 05 F | SD | (Unassigned, Reserved) | | |
| 24 | 96 | 060 | SD | Spurious Interrupt | | |
| 25 | 100 | 064 | SD | Level 1 Interrupt Auto-vector | | |
| 25 | 104 | 968 | SD | Level Interrupt Auto-vector | | |
| 27 | 108 | 06C | SD | Level 3 Interrupt Auto-vector | | |
| 28 | 112 | 070 | SD | Level 4 Interrupt Auto-vector | | |
| 29 | 116 | 074 | SD | Level 5 Interrupt Auto-vector | | |
| 30 | 120 | 078 | SD | Level 6 Interrupt Auto-vector | | |
| 31 | 124 | 07C | SD | Level 7 Interrupt Auto-vector | | |
| | 128 | 080 | | TRAP Instruction Vectors | | |
| 32~47 | 191 | 0BF | SD | | | |
| | 192 | 0C0 | | | | |
| 48~63* | 255 | OFF | SD | (Unassigned, Reserved) | | |
| | 256 | 100 | | | | |
| 64~255 | 1023 | 3FF | SD | User Interrupt Vectors | | |

昼では、②で生成した例外ベクタのアドレスを用いて、例外処理終了後に実行する新プ ログラムのアドレス (例外ベクタ) を読み出す。

そして国で、この例外ペクタとして読み出した新プログラムのアドレスを用いて、新ブ

SP: Supervisor Program, SD: Supervisor Data * ベタタ番号12, 13, 14, 16~23, 48~63 は将条使用する可能性がある。ユーザの周辺 LSI にこ れの基礎を削り当ててはならない。

| グループ | 何外処理の離類 | 例外処理発生要因の検出 | 際外処理の実行 | | |
|------|--------------------------------------|---------------------|---------------------------------|--|--|
| 0 | リセット アドレス エラー バス エラー | クロック サイクル毎に検出 | 次のマイナサイクル(2クロゥ タサイクル単位):から実行 | | |
| 1 | トレース | 命令サイクルの最後で検出 | 次の命令の実行直前に実行 | | |
| | 制込み 不当命令 未実装命令 特権違反 | その資前に実行中の命令サイベル内で検出 | その命令実行の直前に実行 | | |
| 2 | 命令トラップ (TRAP, TRAPV,) (CHK,除数0 | その命令の命令サイクル内で検 出 | その命令実行の途中から実行 | | |

■グラムを4バイト読み出す。同時に、プログラムカウンタの内容を、例外ベクタで指定されたアドレス値に2を加えた値とする。

以上で例外処理は完了し、国で読み出した新プログラム (エラー回復処理を行うシステム プログラム) の実行を開始する。 なお, ステータス ンジスタのSピットは "1" のままであるから, プログラム実行状態はスーパパイザ状態である。

複数の個外処理発生要因が同時に示された場合には、表8.2 に思明する優先能に従って、1 つずご順番に処理される。例外処理発生限の検担タイミングには3種類あり、1 クロック値に検出するものをグループ0、次の命令を実行する前に検出するものをグループ1、命令実行のシーケンス内で検出するものをグループ1、命令実行のシーケンス内で検出するものをグループ2を分割する。これのグループ間での例外処理 低近度は、グループのが一番高く、グループ2が一番能し、そのため、たとえばステータ スレジスタの T ビットが I となっていてトレース 何外処理を要求する状態であっても、バスニラーが発生した場合には、まず、グループ0のパスニラー例外処理を表する状態であっても、バスニラーが発生した場合には、まず、グループ0のパスニラー例外処理が行きれ、そのエラー処理(例外処理およびそれに続くエラー回復用のシステムプログラムの実行)が終了してから、トレース何外処理を実行することになる(ただし、前治システムプログラムの実行)の策をTしてから、トレース何外処理を行う前のステータス レジスタの内容を再びプロセッド内のステータス レジスタに名称したいと、

また、グループ内にも優先度がある。グループ0では、リセット例外処理の優先度が最 も高く、バスエラー例外処理の優先度が最も低い、そのため、同時にバスエラーとアド レスエラーが発生した場合には、まず、アドレスエラー例外処理が行われる。グループ 1 での優先度は、高い方から、トレース回外処理、報込み例外処理、不当命令・未実装命 令の別外処理、特能返収の外処理の似である。しかし、グループ 2 内では鎌先度という考 え方はない、これは、グループ 2 の例外処理の発生はある特定の命令の実行に起因してお り、これらの要因が同時に発生することはないからである。

a. リセット例外処理 分部リセットピンス力のアサートによって発生する例外処理 をリモット例外処理という。 リモット例外処理は、システムの初取状態度だおよび変大な 故原 (2 重バス ニラー等) からの回夜を置るためのものであり、最も優先度の高・例外処理である。 にれによってシステム金体がリセットされる。 一方、特権命令として提供されている RESET 命令は、68000 に接続された外部デバイスをリセットするためのものである。そのため、この特徴令を実行すると、外部・セットピン出力にアサートされるが、




図 8.4 リセット例外処理シーケンス




図 8.5 リセット 例外 処理

例外処理は行われない(17章、特権命令を照)。

リモナト例外処理の詳細を、既れるおよび図8.5を用いて説明する。図8.4の右側に示 した分類番号田一図は、例外処理の概要を認明した図8.3の分類番号田一図に対応してい る。例外処理が開始されると、まず。スーパイーが幾つの分類巻号日一図に対応してい 外処理では、例外処理を行う前の8000方部状態を記録しておく必要がないので、ステー タスレジスタのツステムレジスタへの一時返測定行われない。

次に、例外ベクタ番号および例外ベクタ アドレスの生成が行われる。

最初企生成される例外ベクタ番号 0 (例外ベクタ アドレス=0) からの 4パイトにはス ーパパイザ スタック ポインタの初期値 (スタック アドレス) が始始されている。その新 スタック アドレスは、メモリより読み出され、スーパパイデステックポインタ (SSP= A7) にセットされる。その後、例外ベクタ番号 1 (例外ベタク アドレス=4) からの 4 ペイトに締結されている前ゲログラムアドンスがよモリより読み出まれる。

8・イトの例外ベタの番と「春の謎出しが終了すると、リェット例外地型原子(家に実 行される新プログラムの説出しが行われる。この新プログラムの先頭アドレスとして、例 外ベタタ1番から読み出された例がベタタの内容が用いられる。この先頭アドレス (例外 ベタタ)からロバイトが、新プログラムとして認み出される。さらにプログラムカウン タには、例外ペタタから読み出された先頭アドレスに2を加えた値がセットされる。

2 重バス障害の発生する可能性があるのは、例外ベクタ読出しおよび新プログラムの最

初の2バイト分の読出しを行うときである。この読出し時に、バスエラーが発生すると2 重バス障害とみなされ、プロセッサはホールト状態となる(囲8.4参照)。

b. 割込み例外処理 割込み要求の入力ピン IPL0~2 に外部割込み レベルをセット することによって、ブロセッサに割込み要求が行われる、外部割込みレベルには7レベル がある。このレベルは1から7まで番号で分類されており、レベル7が最も優先度の高い 割込みレベルである。外部割込みレベル 0 は割込み要求がないことを表す。一方。ステー タス レジスタには、現在プロセッサが実行しているプログラムの優先度を表す割込みマス ク情報 10~2 がある。この別込みマスク情報で示されたレベルより高いレベルの割込み が受け付けられる.

プロセッサは割込み要求を受け取っても即率に割込み例外処理を実行することはセデ、 現在実行中の命令が終了するまで、その要求を待機させる、特機させられた割込み要求の 外部割込みレベルは割込みマスク情報と比較され、そのレベルがマスク情報で示されるレ ベル以下の場合には次の命令が継続され、割込み例外処理の実行は延期される。待機させ られた割込み要求の外部割込みレベルが割込みマスク情報で示されるレベルより高い場合 には、現在実行中の命令終了後。割込み傑外処理を開始する 外部割込みレベルお上び割 込みマスク情報について表8.3 に示す。ここで IPL 0~2 のピンに入力する 外部割込み レ ベルは食論理。 ステータス レジスタのマスク情報 10~2 は正論理であるので注意された

審 8.3 割 込 み レ ベ ル

| 割込 | 割い | 外部割込みレベル (ピン入力する割込みレベル) | | | 割込みマスク情報 (ステータス レジスタに設定する内部実行レベル) | | | | | |
|-------------------|-----|----------------------------|--------|-----|--------------------------------------|---------|---|---|--------------------------|--|
| 割込み優先度 ル 2 1 0 | 0 | 要求割込みレベル | (SR E) | (F) | (N 8) | 設定マスク情報 | | | | |
| ř | .77 | L | L | L | マスク不可能な割込み 要求 | 1 | 1 | 1 | レベル7以外の割込み 要求をマスクする | |
| | 6 | Ĺ | L | H | マスクされる可能性 のある構込分要求 | 1 | 1 | 0 | レベル 6~1 の割込み 要求をマスクする | |
| | 5 | L | H | L | | 1 | 0 | 1 | レベル 5~1 の割込み 要求をマスクする | |
| | 4 | L | Η | Н | | 1 | 0 | 0 | レベル 4~1 の割込み 要求をマスクする | |
| | 3 | Η | L | L | | | 1 | 1 | レベル 3~1 の割込み 要求をマスクする | |
| | 2 | Н | L | Н | | 0 | I | 0 | レベル 2~1 の削込み 要求をマスクする | |
| | 1 | Н | Η | L | J | 0 | 0 | 1 | レベル1の割込み要求 をマスクする | |
| 低 | 0 | Н | Н | H | 制込み要求を起さない | 0 | - | 0 | 割込み要求をマスクし ない | |

い、以下、刺込み例外処理の詳細について説明する。

樹込み要求が受け付けられると、図8.6、8.7に示す耐込み例外処理が行われる。ます。 例外処理の概要で説明 レスエーバイギ状態への悪移乱が実行される。このとき、外郷制 込みレベル入力ビンで指定した 耐込み レベルを、ステータス レジスを削込み マスタ 情報 10~2 にセットする、次いで、現状プログラム カウンタの内勢から2 を引いた他の下位




図 8.6 悩込み例外処理シーケンス




図 8.7 割込みトレース、不当命令、朱実装命令、特権違反。命令トラッ プの個性似語

2 バイト分が、スーパバイザ スタック ポインタ (SSP=A7) によってアドレスを指定さ れたメモリ上(以後、"スーパバイザシステムスタック上"と表記)に退避される。現状 プログラム カウンタの内容から 2 を引いた値は、 例外処理が 発生しなかった 場合に次に 銀行する命令の先頭アドレスを表している。

期込み個外処理の特徴は、例外ベクタ番号の発生法である。割込み例外処理のタイミン グチャートを図8.8に示すが、例外ベクタ番号の発生は割込みアクノレッジサイクルで 行われる。割込みアクノレッジ サイクルではまず、アドレス出力ピン A1~3 に割込み レベルをセット1. 同時にファンクション コード出力ピン FC0~2 に割込み 認知を表す "111" をセットして、あたかもメモリの読出しを行うかのように動作する、この読出し動 作に対して、制込みを認められた外部デバイスが応答する。この応答で、VPA 入力ピン を "Low" レベルにセットすると、他の例外処理と同様に、例外ベクタ番号は 68000 内で 自動生成される (表 8.1 例外ベクタ番号 25~31). 一方, VPA 入力ピンを "High" レベル にした場合は、外部デバイスがデータ バスを通して 68000 に例外ベクタ番号をセットする (68000) はデータバスから練込みを行う)。 データバス上に示される削込みベクタの形式 を図8.9に示す。ここで割込みベクタとして指定する例外ベクタ番号は。表8.1で示した ように 64~255 のどれか1つの値とする (ハード的には 0~255 を指定できるが、すでに 個外ペクタ番号として割り当てられているので、網込みペクタ番号として、使用すること は好ましくない)。 この外部デバイスからの割込みベクタとして指定される例外ベクタ番




図 8.8 期込み例外処理のシーケンス タイミング

| D15 8 | 7 | | | | | | | 0 |
|----------------|----|----|---|----|----|----|----|------------|
| 無 视 | V7 | Vs | | V4 | | V2 | VI | VO |
| 外部別込み時に指定される領 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 (=64) |
| 込みベクタ(街外ベクタ番号) | 1 | 1 | 4 | , | ١, | 1 | 7 | 2 (- 200) |

註) 額込みベタタとしての~33の原外ベタタ階号を開定することも可能である。 しかし、8~53の解析メタタ番等の建開による機能を予想して設定されたものであるため。額込みベタタ番号として使用することは好ましてない。 配込みの影地表面で外部デバイスが出力する窓込みペタタタ

号の競込みを68000が実践した場合(バスエラーピンのアサート、Low-BERR)は、スプリアス部込みとして設われ、例外イタタ番号24が68000内で電影生成される(この場合のバスエラーは2重パス障害の対象とはならない)、このようにして生成された例外ペタ多番号を4倍して例外ベタタアドレスを生成するのが、割込みアタノレッジサイタルに終く2タロックのアイドル期間で行われる。

以下、68000 内部状態をメモリのシステム スタック上へ過避 (国) し、例外ベクタの総 出し (国) を行い、新プログラムの送出しおよびプログラム カウンタのセット (国) が実 行される。これで、新込み気料処理性空ブレ、プログラム実行状態はスーパパイギ状態の ままで、新プログラムの実行を開始する。

c. トレース保外処理 1つの命令を実行する毎にプロセッサの内部状態を記録する 手段(トレース機能)があると、プログラムを開発するときには非常に有効である。68000 は、ステータスレジスタの丁ピット(ビット番号15)が"1"の場合、1命令の契行が終 丁寸る毎にトレース例外処理を発生させる。この例外処理は、トレース用の各種機能をも つシステムブログラムに影動をかけることができる、Tビットが"0"の場合には、トレース例外処理に発生せず、次の命令を連続して実行する。

トレース偶外処理における 68000 内レジスタとメモリとの データのキ りとりを図8.7 に、・・ケンスの詳報を図8.10 に元ナ、トレース ||| 大火電では、 ロスールバイザ状態へ の遷移、 国例外ペッタ番号および例外ペッタ アドレスの生成。 図68000 内部状態の ノモリ の退差。 国例外ペッタの設出し、 国新プログラムの誘出しねよびプログラム カウンタ のセットが頂々に実行される。




図 8.10 トレース, 不当命令, 未実装命令, 特権違反, 命令トラップ の例外処理シーケンス

前途の例外処理後に実行する新プログラムで、68000 内のレジスタ等をメモリなどに出 力しておけば、1 命令ごとに68000 の動庁をキニタすることができ、プログラムを問発す る上で非常な助けとなる。なお、このキニタ機能をする数プログラムは、スーパパイデ 状態で実行されるシステム プログラムの一部である。

d. 不当命令・未実養命例外処理 命令として許されていないアドレスモードを 指定するなど不当な命令ルターンを命令として実行しようとしたときには不当命令例外処理が発生する。不当命令例外処理の詳細を図8.7、8.10に示す。これは、トレース例外処理の対象のである。

6800ではエミュレーション用の合金パターンとして、図8.11に示す2種類の未実装金 イパターンが用意されている。この未実装金含を実行しようとしたときに、未実装金合領 外処理が発生する。未実装金含処理の詳細を図8.7。8.10に示す。例外ペクタ番号は姿8.1 で示すように、"1010" 未実装金含化型しては10 が、"1111" 未実装金合化対しては11が、



図 8.11 不実行命令のオペレーション ワード バ ターン

割り当てられている。未実換命令例外起 理接に実行するブログラムで、未実装向 合のビットパターンを解析し、それに対 応して掲数割算、浮動小数点演算等の新 頻節をサポートした後、未実装命令に載 く命令を実行するようにすれば、見掛け

上はこの来実装合令がその新機能を実行する命令となる (16 筆参照)、プロセッサの動作 としてみた場合には、未実装命令の実行は、ある機能をもったプログラムの起動 (呼出し) 操作となっている。

- e. 特権違反例外処理 68000ではシステムの信額性を向上させるため、ファクラム 実行技態をスーパパイザ状態とローザ状態とに区別している (8.2 節)、このスーパパイ ザ状態でだけ利用できる命令として特権命令 (評細に関しては17章、特権命令を参照) がある、特権違反例外処理は、この特権命令をユーザ状態で実行しようとしたときに発生 する、特権違反例外処理の評額を図5.7、8.10に示す、この処理はトレース例外処理等と 同様である。
 - 4. 命令トラップ側外処理 命令トラップ側外処理は、TRAP 命令の実行、および TRAPV 命令、CHK 命令、該算命令の実行時にブッセッツの内部が関がある及定条件となった場合に発生する。例外処理は関1.7、8.10に示すように、トレース側外処理等と同様である。

TRAP 命令を実行すると、必ず命令トラップ例外処理が発生する。例外ベタタ番号 32~ 47 (接名1 参照) は、命令のオペレーション ワード下位 4ビットで指定される。このTRAP 命令は、ユーザ状態で実行するブログラム内から、スーパバイザ状態で実行するブログラ と年び出生場合(スーパイギ コール)に利用される。

TRAPV命令を実行すると、前の命令の実行の結果によりコンディションコードの Vフ ラダが"1"となった場合、命令トラップ領外処理が発生する。したがって、オーバフロー が基中しそうな命令の直接に TRAPV命令を置き、領外処理後に起動される新プログラム




図 8.12 アドレスエラー, バスエラーの例外処理シーケンス

でその対策を行えば、オーバフローによる誤りを防ぐことができる。また。CHK 命令を 実行すると、指定したデータ レジスタの内容がり以下の場合なよびソース オペランドで 元した低よりも大きい場合、命令トラップ伐外処理が発生する。評価に関しては、16 軍の メネタ 人間融合令を参照されたい。


除資命令を実行し、除数が0の場合にも命令トラップ例外処理が発生する。なお、除算 裁裁がオーバフローする場合には例外処理は発生せず、除算命令は実行されない、オーバ フローを対策するためには、除算命令の後にTRAPV 命令を避ま、例外処理に実行される 新プログラムでエラー処理を行えばよい、除算命令に関しての評価は、13 章の資素能理資 算を診断されたい。

g. アドレスエラー例外処理 ワードまたはロングワードのメモリ参派をする場合、アドセスしたメモリのアドレスが落数であると、アドレスエラーが発生し例外処理が行われる。アドレスエラー例外処理においても、図8.12 に示すように、回スーパパイギ状態の過ぎ、国例外ペクタアドレス (=2×4=8) の生息、が実行される。レジスタとメモリの間のデータの流れを図8.13 に示す。

アドレスニラー何外処理での特徴は、より上に退避される68000 内部状態の情報である。システムスタッタ上には、図る13 で示すように、ブロックラムカウンタの内核、例外処理を発生させた。 必慮更行前のステータス レジスタの内容のほかに、例外処理を発生させた実行中の命令の オペレーシュンワード、例外処理を発生させた。キリ アタセス アドレス、およびそのア タセスに関する情報が退避される。人もり上に基連されるプログラムカウンタの介容は、 必ずしも命令の先頭アドレスではなく、例外処理を発生させた現在実行中の命令拡張能から次に続く命令、あるいは次に実行する予定の命令の命令拡張能さでのどこか 1 つの途中 のアドレスを指定している。このように、指定アドレスが一定していないので、例外処理 後に実行する前ブログラムのなかで、人より上に退避された 68000 内部状態の情報を解析 して、ニテー処理を行る必要がある。

68000 内部状態のメモリへの退避後には、■ 例外ベクタの読出し、 固新プログラムの読 出しおよびプログラム カウンタのセットが行われ、 例外処理を完了する。

h. バスエラー例外処理 メモリをアクセスしたとき、メモリからの応答がない場合などには、外部回路が69000 にバスエラーの発生を知らせる必要がある。これは、バスエラー入力ピンをアサートすることにより行われる、68000がバスエラーの発生を出けると、バスエラー例外処理が発生する。メモリからの応答がなくても、バスエラー入りピンのアサートが行われなければ、68000はメモリからの応答を着も続けることになる。



R.W. アドレスニラー、バスニラーを発生を全たシャラファセスの収着 (1: 第出し、0: 重込み) I/N: アドレスニラー、バスニラーと発生を状たときのアテモスされたデニタ内等 (1: 命令, 0: 命令以外) 図 8.13 アドレスニラー、バスニラーの外外処理

バス・エラー例外処理の評価を図8.12、8.13に示す。この処理はアドレスエラー例外処 理と同様である、例外処理後に受行する新プログラムでエラー処理を行う場合には、アド レス・コーの例外処理の項で説明したように、メモラ上に選載されたプログラム カウンタ の内容値が形定のアドレスを指定していないことと注意する必要がある。 y

63000 MPU にはメモリ、68000 周辺 LSI の他に、8 ビット マイタップコセッサ6300 周辺 LSI を接続できる。63000 周辺 LSI については次乗で述べることにし、この章では、 メモリおよび 68000 周辺 LSI を接続する場合に必要となるインターフェイスについて説 別する。68000 MPU と周辺 LSI とを接続する場合。68000 のアーキテクチャ(2 葉で説 別) のうも次の2 点が特徴となっている。

- (1) メモリマップドI/O
 - (2) 同期および非同期バス インターフェイス

メモリ マップド 1/O は、プロクラムおよびデータとなる ROM、RAM のアドレスと 入出力装置 (1/O) のアドレスを同一アドレス空間に割り付けるものである。これにより バスを介してシステムを拡張することが容易になり、プログラムからはメモリも入出力装置 電も同じものとして扱うことができる。68000 バスインターフェイスは同期および非同期 の両方式に適用可能であり、それぞれに必要な制制度号を有する。なお、同期バスイン ターフェイスは6800 周辺 ISI と接続するためのものである。

各々の周辺デバイスとの接触を説明する前に、68000 を用いたシステルの全体標準の例 を知9.1 に示す。 図9.1 は2 個の 68000 を用いてルチブ中セッサンステルを構成した例 である。68000 システム (I) およびシステム (II) はパス アービタ、バス結合デバイ 又を用いてそれぞれのローカル パスを実通パス (グローバル バス) と結合し、主メモリ を実有している。さらにシステム (II) は IPC (Intelligent Peripheral Controller) を用 いてプライベート パスを設け、ノモリ、I/O な拡張している。

68000は、マルチプロセッサ構造を取りやすいよりな機能をもっていることも特徴の1 つである。このように68000は大規模なコンピュータ システムをも実現できるが、本草で はこれちシステムを実現する上で基本と なる各種周辺 LSI とのインターフェイスの例を





図 8.1 マルチプロセッサ システム の例

いくつか紹介する.

9.1 最小システム構成

68000 のシステムを構成する場合には少なくとも次のものが必要である。

- (1) 68000 MPU
- (2) +5V 電源
- (3) TTL レベルの単相クロック
- (4) プログラムを書き込んだ ROM (または PROM) および RAM
- (5) リセット、ホールト回路



(6) 入出力インターフェイス用デバイス

以上の部品を使用して簡単な68000システムを構成した例を図9.2に示す。この例では メモリとして 4K×8 ビットの ROM を 2 個使用して 4K ワードを構成し、さらに 1K× 8ビットのスタティック RAM を2個実装して1K ワードを構成している。また入出力 用インターフェイスとして PIA を 2 個配置している。この PIA の 選択信号は (CS) ア ドレス バスの内容をデコードすることによって得られる。

これらのメモリおよび PIA は UDS, LDS によってバイト (8 ビット)単位のアクセ スも可能になっている。 図では PIA No.1 はデータ ワードの下位バイトを、PIA No.2 はデータワードの上位バイトを構成するように紡績されている。

バス タイミング制御回腸は DTACK 信号の生成を行う。同時に、外部デバイスが割り 付けられていないメモリ空間へのアクセスが生じた場合 BERR 信号をアサートする。

CLK 端子にはデューティ 50% の TTL レベルのクロックを入力する必要があり、クロ ック発生器はこのためのものである.

割込みエンコーダはプロセッサに対しレベル1~7までの割込み要求を入力する。ホー ルト & リセット回路はリセット ならびにホールト オペレーションの制御を行う。 パワー オンリセット時(電源を投入したとき)にプロセッサをリセットするためには68000の RES および HALT 端子を 100 ms 以上ローレベルにしなければならない。

RES および HALT 端子はオープン ドレイン端子 であり、このため TTL の外部回路 ではオーブンコレクタ形式の第子を使用しなければならない。また、必要に応じて、3章 の図3.14で示した簡易形シングルステップ回路を付加することもある。

9.2 ROM およびスタティック RAM とのインターフェイス

68000 は 23 本のアドレス線 A1~A23 をもっており、 2¹⁴ ワードのフドレスを指定す あことができる。また、3 章で述べたファンクションコード (FCO~FC2) を使用 すれば、さらにアドレス空間を4倍に広げることが可能である。 上位データ ストローブ (UDS) および下位データ ストローブ (LDS) によりバイト毎のアクセスもできる。図 9.3 に ROM, スタティック RAM とのインターフェイス例を示す。 この例ではすべての




図 9.3 メモリとのインターフェイス例

メモリに FC0~FC2 を与えることにより、メモリ保護を行っている。また UDS. LDS によりバイト アクセスが可能である。 プロセッサの2クロック サイクル以内でアクセス できない速度の遅いメモリを使用する場合には、メモリ セレクト何号が発生してからメモ リが完全に応答するまでの時間を遅延回路を介して DTACK に入力する必要がある。 プ ロセッサの2クロック サイクル以内で十分アクセス できる高速のメモリを使用する場合 にはこの遅延回路は不要である。

68000 は例外ベクタとしてスーパバイザ プログラム領域の 0~3 番地およびスーパバイ ザ データ領域の 4~255 番地までを予約している。したがってメモリを割り付ける場合に はこの点に注意しなければならない。 スーパパイザ データ領域の 256 番地~1 023 番地ま では、ユーザからの割込みによる例外ベクタの領域として使用する。この領域を単たるデ - タ領域として使うことはさけたほうがよい、

9.3 ダイナミック RAM とのインターフェイス

大容量の RAM をもつシステムを構成する場合は、高銀精が可能なダイナミック RAM を使用すると RAM の使用個数が減りコストの点で有利である。ダイナミック RAM は 記憶情報を保持するために、適当な問題でリフレッシュ動作を行わなければならない。 诵 常のダイナミック RAM では、この周期は約2ms である。

たとまば、 日立 HM 4816 のような 16 K ビットのダイナミック RAM では、 128 行× 128 列のメモリ機成となっており、アドレスパスの 7 本で行アドレスを与う、別の 7 本で




図 9.4 ダイナミック RAM 原動回路プロック図

列フドレスを与えることになる。 つまり 2 ms 間に 行数 (128) 回だけの リフレッシュ サ イクルが必要である.

図9.4にダイナミックRAMの駆動回路のプロック図を示す。 リフレッシュ アドレス カウンタはリフレッシュ サイクル中に RAM のリフレッシュ アドレスを発生させるパイ ナリカウンタである。上記の 16K ビットの ダイナミック RAM の場合は 7ビットのカ ウンタが必要である。 カウンタ アップの入力はシステム クロックを分割して適当た間間 を得る.

アドレスマルチプレクサはリフレッシュアドレスとシステムアドレスバスの内容を切 り継ぎて RAM のアドレスを発生させるものである。

アドレス マルチプレクサはリフレッシュ サイクル中にはリフレッシュ アドレスを選択 する。プロセッサからのメモリ アクセスとリフレッシュ サイクルが競合した場合。 リフ レッシュサイクルが優先される。リフレッシュタイミング雑牛回路はリフレッシュサイ クルが終了するまでの間 DTACK をアサートしないことにより、 プロセッサのメモリア タセスを待たせるわけである。 つまり。 この場合プロセッサからのメモリ アクセス時間 け目掛け ト引き延ばされたようにたる。

9.4 割込みベクタ発生回路

制込みにはオートペクタ割込みおよびペクタ割込みがある。この両者の識別は VPA 入 力で行われ。 68000 が割込み要求を受け付けたことを示す割込みアクノ レッジ サイクル で VPA が外部からフサートされた場合、68000 はオートベクタ刺込みとみたす オート ベクタ制込みが要求されると、プロセッサは所定の削込みベクタを内部で発生する。一方。 外部からベクタ割込みを要求する際にはデータ バス D0~D7 を介して例外ペクタ番号を 入力する。図9.5 に刻込み回路の例を示す。 この例ではレベル3 の側込み (INT3) がオ ートベクタ割込み、レベル5の割込み (INT5) がベクタ割込みになっている。 MPU が #試みを受け付けるとフドレス バス A1~A3 から割込みレベルを送出するとともに FC 0~FC2をすべて "High" にする。 VPA 入力は 6800 周辺 LSI とのインターフェイスの ためのコントロール信号にも使用されるため、ワイヤードOR 倫理が可能なオープン コ レクタ形式の妻子を外部同路に用いる必要がある。




図 9.5 割 込 み 回 路 の 例

9.5 6800 周辺 LSI とのインターフェイス

68000 MPU は 6800 周辺 LSI と直接バス コンパチブルである。 6800 周辺 LSI の主な ものを以下に示す。

6821 周辺インターフェイス アダプタ (PIA)

6843 フロッピディスクコントローラ (FDC)

6845 CRT = 2 h p = 7 (CRTC)

6850 非同期コミュニケーション インターフェイス アダプタ (ACIA)


6852 同期シリアル データ アダプタ (SSDA)

これらの 6800 周辺 LSI は同期式デバイスである。 (8000) そインターフェイスをとるためのブロック 図を図 9.6 に示す、アドレス デューダとアドレス ストローブ電号 (AS) に カ 9800 周辺 LSI のアドレス 被出されると、 $(8000 \, \text{MPU} \, \text{ は6800} \, \text{のバス } タイミング条件を演退するようにバス マイタルを修正する。このインターフェイスのために次の3つの信号が使用される。$

E (イネーブル)

VMA (パリッドメモリアドレス)

VPA (バリッド ベリフェラル アドレス)



サイクル終了 1) Eが "Low" になるまで待つ

プロセッサ

サイクル開始

イネーブル回加

2) VMA \$7+-1-76

VMA セネゲートする

3) AS, UDS, LDS *** - 1-75

次のサイクルを開始する

■ 9.7 6800 周辺 LSI とのインターフェイスフローチャート

図9.7に6800周辺 LSI とのインターフェイス操作のフローチャートを示す。 E 信号 は 68000 の入力クロック周波数の 1/10 の一定周波数をもつクロックである。 これは 6800 システムにおける Eまたは ぬに相当するバス クロックである.

VPA はアドレスされたデバイスが 6800 周辺 LSI であり、データ転送が E 信号と同額 して行われるべきであることを 68000 MPU に知らせる。また VMA はアドレス バス上に




図 9.8 6800 周辺 LSI とのタイミング

有効なアドレスがあり、プロセッサが信号と同類して動作していることを示し、 \overline{VPA} 入力にのみ応答する。 \overline{VMA} 信号は 6800 周辺 LSI のチップセレクト条件の一部として使用される。


以下図9.8を用い6800 周辺 LSI とのインターフェイス タイミングを説明する。

- (1) ステート0 (S0) のサイタルのときアドレス バスとファンタションコード (F
 0~F2) はハイインビーダンス状態となり、半タロック後の S1 でアドレス バスとファンタションコードの出力はハイインビーダンス状態から開始される。
- (2) S2 において \overline{AS} がアサートされ、アドレス バス上に有効アドレスがあることを示す。

バス サイクルがリード サイクルの場合には $\overline{\text{UDS}}$. $\overline{\text{LDS}}$ とも S2 でアサート される. バス サイクルがダイト サイクルの場合には R/\overline{W} 信号は S2 でライト ("Low") に切り 換り、 ギクロック後の S3 でライト データをデータ バス上に送り出し、S4 でデータ ス トローブを出力する.

VPA 入力信号は AS がフサートされているときに、アドレスバスを外部回路でデコードすることによって作られる。

- (3) VPA 検出後、プロセッサは E がネゲート ("Low") されるまで、必要に応じて 持ち状態 Sw に入り、その後 VMA をアサートする。 周辺 LSI は E 信号が "High" の 間に処理を架行する。
- (4) リードサイクルのときにはS6で開辺ISIからのデータをラッチする、リードサイタル、ライトサイタルのどちらにおいても、プロセッサはS7で AS とデータストローブをネゲートする。信号はこのときた"Low"になる。



(5) 周辺回路は AS ボネゲートされた後、1クロック以内に VPA をネゲートしなければならない。

図 9.9 に 68000 と 6821 PIA, 6850 ACIA とのインターフェイスの例を示す. 2 額の PIA はフード (16 ビッド) 毎の入出力とバイト (上位 8 ビット、または下位 8 ビット) 単 位の入出力が可能になっており、ACIA はンステムバスの下位 8 ビットに接続されてい る。ここで性 PIA, ACIA の機準なインターフェイス例について示した。その他の 6800 細辺 LSI を用いてンステムを拡張することもできる。 マイテロコンピュータを極々の応用システムに適用するとき、MPU 自身の性能ととも にその周辺 LSI がいかに整備であるかがそのシステムの性能やシステム関係にとって重 要な鑑さなる。このため 68000でも MPU をサポートする周辺 LSI の完美が図られてお り、現在までに美しの1 にデオよりな周辺 LSI が提供されている (世発中のものも含む人)

表 10.1 68000 ファミリ周辺 LST

| 品番号 | 略券 | 名 称 |
|-------|---------|---|
| 68450 | DMAC* | Direct Memory Access Controller |
| 68451 | MMU* | Memory Management Unit |
| 68120 | IPC* | Intelligent Peripheral Controller |
| 68230 | PI/T* | Parallel Interface/Timer |
| 68122 | CTC | Cluster Terminal Controller |
| 68452 | BAM | Bus Arbitration Module |
| 68590 | LANCE** | Local Area Network Controller |
| 68652 | MPCC | Multi-Protocol Communications Controller |
| 68653 | PGC | Polynomial Generator Checker |
| 68661 | EPCI | Enhanced Programmable Communication Interface |
| 68881 | FPCP** | Floating Point Co-Processor |
| | | |

^{*} 本意で説明する。** 開発中

との章では、システムを構成する上で特に重要な 68450 DMAC, 68451 MMU, 68120 IPC, 68230 PI/T について説明を行う。

10.1 68450 DMAC (Direct Memory Access Controller)

10.1.1 68450 DM AC の結婚

68450 DMAC (Direct Memery Access Controller) は DMA 転送を制御する 68000 周

辺 LSI である。 DMA 転送とは、 図 10.1 に示すとおり、入出力装置とメ モリあるいはメモリとメモリとの間の データ 伝送を直接 (MPU を介さず) 行う機能である。図10.1において MPITはシステムバスから切り離され た状態にあり、DMAC がパス マスタ




図 10.1 DMA 転送

権をもちデータの転送を制御する。この制御により大量のデータ転送を高速に行うことが できる。DMAC はコンピュータ システムでは最も重要な周辺デバイスの1つである。 68450 DMAC は 64 ピン バッケージに実装されており以下の機能をもっている。

- (1) 68000 MPU および 6800 フェミリとバス コンパチブルである。
- (2) 独立した4個のチャネルをもつ、
- (3) 転送速度は最高4Mバイト/秒まで可能である。
- (4) 油理データ幅は8, 16, 32 ビットである。
- (5) 物理バス幅は8, 16 ビットである。
- (6) 転送リクエクスト モードとして次の3とおりが用意されている。
 - i) サイクルスチールモード
 - ii) バーストモード
 - iii) オートリクエスト モード (メモリ-メモリ間転送)
 - (7) 転送アドレッシングとして次の2とおりが可能である。
 - i) シングルアドレッシング モード
 - ii) デュアルアドレッシングモード
 - (8) 次の3とおりの方法によりマルチブロック転送ができる。
 - (i) 終練動作件
 - ii) アレイチェイニング
 - iii) リンクチェイニング

項目(6),(7),(8)については10.1.3項にて説明する。

10.1.2 信号線とバス サイクル


図 10.2 に 68450 DMAC の入出力信号の構成を示す。また。表 10.2 に各信号線の機能 かすとめる.


表 10.2 68450 DMAC の信号線

| 略号 | 信 号 名 | 機能 | | | | |
|--|--------------------------|--|--|--|--|--|
| A8~A23/D0~D15 CS | Chip Select | アドレス線 A8~A23/データ線 D0~D15 チップが選択されたことを示す入力信号 | | | | |
| A1~A7 AS, LDS, UDS R/W, DTACK, BR, BG, BGACK Vcc, Vss. CLK | - | 68000 MPU と同じ機能(3 章本門) | | | | |
| ĪRQ | Interrupt Request | MPU に対する割込み要求出力 | | | | |
| ĪĀCK | Interrupt Acknowledge | MPU が削込みを受け付けたことを示す入 力信号 | | | | |
| OWN | Own | DMAC がパス マスタであることを示す | | | | |
| UAS | Upper Address Strobe | A 8~A 23/D 0~D 15 のうち A 8~A 23 が有効であることを示す | | | | |
| HIBYTE | High Byte | 上位バイトが省勢 (バイト転送時のみ使用) であることを示す | | | | |
| DBEN | Data Rus Enable | データ バスが有効である | | | | |
| DDIR | Data Direction | データ転送の方向を示す | | | | |
| BEC 0,1,2 | Bus Exception Controls | BEC 0.1,2= 000 リセット,100 未定義 001 リトライ,101 バスエラー 010 未 定 義、110 バス解放後リトライ 011 ホールト,111 例外条件なし | | | | |
| FC 0.1.2 | Function Codes | FC 0.1.2=111 は未定義,他は 68000 と同じ | | | | |
| REQ 0, 1, 2, 3 | Requests | DMA 転送要求 | | | | |
| ACK 0.1, 2, 3 | Acknowledges | DMAC が DMA 転送要求を受け付けた ことを示す | | | | |
| PCL 0.1.2.3 | Peripheral Control Lines | 入出力装置制御線 (算細省略) | | | | |
| DONE | Done | ブロック転送が終了したことを示す | | | | |
| DTC | Device Transfer Complete | 1回のデータ転送が完了したことを示す | | | | |

図 10.4 は 68450 DMAC の創售の下で、ノモリから ACK ビンを有するデバイスへ 16 ビットのデータを転送する腰のフローチャートである。これは DMA 板送機能のうちで最 も基本的なものである。68000のワードリードフローチャート (3章、図3.4 参照)と比 喰すると次の相談点があるが、基本となる転送年額に関じてある。

- (1) DMAC が ACK のアサートおよびネゲートを行う。
 - (2) ACK でアサートされたデバイスがデータを取り込む。
 - (3) DTC 信号により転送の終了を知らせる。





■ 10.3 68450 DMAC のリード サ イクルおよびライト サイタルの タイ

図 10.3 は図 10.4 で示す DMA 転送フローをタイミング チャートで表したものである。 リード サイクル (メモリ→I/O デバイス) は4クロックで、ライト サイクル (I/O デバ イス→メモリ)は5クロックで完了する。68450は独立た4個のチャネルをもっておりバ ス権を保有したまま別のチャネルのデータ転送を行うこともできる。この間、チャネル切像



まによるオーバへ。ドはない、なお、リード/ライトの定義はメモリを中心にしている。

10.1.8 転送プロトコル

本項では、68450 DMAC の転送プロトコル、 すなわち 10.1.1項であげた転送リクエス トモード、 転送アドレッシングおよびマルチブロック転送について述べる。

a. 転送リケエストモード 転送リクエストモードとは DMA 転送の要求方法のこ とであり、68450 DMAC では 10.1.1 項でも述べたように、 サイクル スチール モード、 パーストモード、オートリクエストモードの3とおりがある。

サイクル スチールモードでは、リクエスト信号 REQ がアサートされたときに1回の DMA データ転送が行われる。 すなわち、このモードでは DMA 転送は MPU のバス サ イクルの間に1パス サイクルだけ割り込んで行われる。 したがって、 比較的低速のデー を転送に用いられる。パースト モードは、REQ 信号がアサートされたときに 1ブロック のデータ転送が行われるものである。入出力装置は DMAC からの アクノッツ 信号 ACK によりデータの入出力を行う。1 ブロック の転送を打に終了信号 DONE により行 われる。このモードでは1ブロックの転送の跳。DMAC がパスを占有できるので高速転 送に用いられる。オートリクエスト モードは、一種のパースト モード であり 内部的に REQ 信号が生成される。メモリは REQ 信号を生成する機能をもたないので、メモリーメ セリ転送はオートリクエスト モードを使う必要がある。 転送速度などは DMAC の内部 レジスタの値を変えることにより変更できる。以上3種類の転送リクエスト モードをまと あると表 10.3 のとおりとれる。


赛 10.3 68450 DMAC における転送リクエストモードの比較

| 転送リクエスト モード | 転送速度 | 転送デバイス |
|-------------|-------|-----------|
| サイクル スチール | 低 適 | 入出力装置-メモリ |
| パースト | 高速 | v |
| オートリクエスト | 高速/低速 | メモリーメモリ |

b. 販送アドレッシング 6345 DMAC の転送アドッシングには10.1.1東でも途 べたようにシングルグデュアル アドレッシングの2種類がある。これらの相違点は DMAC がアドレス製をとおして選択すべき外部ディイスの触数が1あるいは2個といりところに ある。シングル アドレッシングでは、DMAC は ACK 信号ならびに アドレス線 A1~A 23. パス制制部号で送電デバイスと受響ディイスを選択する。一方、デュアル アドレッシ ングでは送信デバイスと受響ディイスの選択はアドレス線をとおし2回に分けで行われ あ、デュアル アドレッシングでは転送すべきプータを一度 DMAC 内部のホールディング レジスタに格納した後、受信デバイスの選出すべきプータを一度 DMAC 内部のホールディング レジスタに格納した後、受信デバイスへの書込み操作を行う。したがって、1回の転送で リードおよびライトの両サイタル(合計タタロック)が必要となる。ACK 信号をもたた いパモリースキン同転送に対して有効である。また、ヴィアル アドレッシングでは、2 個の 8 ビット データを16 ビット データにバックした後転送するデータ パッキング機能が ある。以上の転送アドレッシングについて表10.4にまとめる。

表 10.4 68450 DMAC における転送アドレッシング法の比較

| 転送7 | 転送アドレッシング | | 送アドレッシング クロック数/1転送 | | | | 伝送 転送デバイス | パッキング機能 | | |
|-----|-----------|---|--------------------|---------------------------------------|----------------|----------------|-----------|---------|--|--|
| Ý | ν | y | N | 4 7 12 7 7 (1) - 5 7 12 7 7 (7 4 | - F) 入出力装置-メモリ | t _E | L | | | |
| Ť | is. | 7 | n | 1 9 D y 9 | メモリーメモリ | あ | b | | | |



c. マルチブロック転送 マルチブロック転送とは翌10.5 に示すように複数のブロック (一般にブロックを決に異なる)を転送するものである。88450 DMAC では10.1.1 項でも述べたよりに、鍵焼動作法、フレイ チェイニング、ソンク チェイニングによってマルチブロック転送ができる。縦線圏作法では原則として転送開始アドレスおよび転送数を 短回設定する必要がある。しかし直前のブロック転送を下時の値がレジスタに保持されているので、同じブロック長でかつ引き載いた帯地へデータを転送する場合には継続動作の指命のみをすまばまい、アレイ チェイニングに扱いては図10.6 で示すように転送開始アドレスおよび転送数をメモリ上にドラインスでは受けた形式で設定する。リンクテェイニングでは図10.7 で示すよりに転送開始アドレスおよび転送数をメモリ上にドラインスとが転送をリンスト対法ででよりに指定する。

10.1.4 68450 DMAC を使用したシステム機成例

図10.8 に、68450 DMAC、68000 MPU、メモリシステム(MMU を含む) および 68000 周辺 LSI を用いて、システムを構成した場合の接続参考図を示す。 ブルアップ抵抗等の 詳細については省略してある。




図 10.8 68450 DMAC を使用した構成例

10.2 68451 MMU (Memory Management Unit)

10.2.1 68451 MMU の特徴

8845 MMU はブロッタへの論理アドレスを参照アドレスへ変換する LSI である。アドレス変換は論理プロックごとに行われるが、この論理プロックをとこではセダメントという。 $\equiv 10.9 \times 6845$ MMU を出いたシステム・ブロック変を示う、6845 MMU には動理アドレス(上位、16 ビット)ファンクション コード、R/W 信号が入力され、 物理アド



図 10.9 68451 MMU を用いた論理-物理アドレス交換システムのプロック図

レスを出力として生成する。MMUは書込み遊反ならびに未定機セグメント (絵理アドレスに対応する物理アドレスが未定義)を検出したならば、フォールト信号をバスマスタ へ返す、護理アドレス線の下位8ピットはアドレス変機されずセグメント内のアドレスを示す。すれわち1つのセグメントの大きさは扱い286パイトである。

このように 68451 MMU を用いてンステムを構成すれば、より影量なメモリ管理を効率 良く(ソフトウェアでするよりも)実現でき、OSの負担が軽くなる。しかし、このアド レス変換によって生するオーバー、ド(次項で記述)は必ずしも無視できない場合もあり 得る。したがって、68451 MMU は小さなシステムよりも大きなシステムに適したもので あるといえる。

68451 MMIJ は次の特徴をもつ。

- (1) 68000 MPU および 68450 DMAC とコンパチブル
- (2) 24 ビットアドレスバスのうち上位 16 ビット(A8~A23)をアドレス変換する。
- (3) 書込みチェックを行う。
- (4) 1つの MMU で一個に 32 個までのセグメントに対しアドレス変換ができる。
- (5) マルチ MMU システムへ容易に拡張できる.
- (6) 厳重なメモリ管理が実現でき、OS の負担を軽減できる。

10.2.2 信号線とアドレス交換のバス サイクル

図 10.10 に 68451 MMU の入力出信号の構成を示す。64 ピンのバッケージに 実装されている。妻 10.5 に各信号線の機能をまとめる。

図 10,11 にアドレス変義時のバス サイクル タイミング チャートを示す。 基本的に 社 68000 MPU のリード/ライト サイクルと同じである。 相違点は、 MMU が ĀS 僧号を受




表 10.5 68451 MMU の信号線

| 略号 | 信号名 | 機 値 | |
|---|------------------------------|-----------------------------------|--|
| A 8~A 23, AS. UDS, LÓS, R/W, DTACK, Vec. GND, CLOCK, RESET | _ | 68000 MPU と同じ製能 (3 章参照) | |
| CS, IRQ, IACK, FC 0. 1.2 | _ | 68450 DMAC と同じ機能(前節参照) | |
| RS1~RS5 | Register Selects | 内部レジスタ選択線 | |
| FAULT | Fault | 書込み違反。未定義セグメントを検出した ことを示す | |
| PA 8~PA 23/D0~D15 | Physical Address/Data | 物理アドレス線/データ線 | |
| MAS | Mapped Address Strobe | 物理フドレス線が有効であることを示す | |
| WIN | Write Inhibit | 書込み禁止を安す(リード モディファイラ イト時に使用) | |
| ĒĎ | Enable Data | PA8~PA23/D8~D15のデマルチプレ タスに使用する | |
| HAD | Hold Address | | |
| GÖ, ANY, ALL | Global Operation Any, All | マルチ MMU システムを構成するときに 使用する | |
| FC3 | Function Code 3 | BGACK 信号を入力する | |

対数ってからアドレス変換を開始し、物理アドレス ストローブ信号 MAS でメモリのア クセスが行われることである。図中 "Sw" は 68000 MPU の待ちサイクルを表し。リード サイクルで2クロック、ライト サイクルで1クロックがアドレス変換のオーパへッドとな




図 10.11 68451 MMU を用いた 68000 システムのリード サイタ ルおよびライトサイクルのタイミング

5. ライト サイタルにおいて持ちサイタルがない。蛋白は次のとおりである。図10.11 に 示すように、リード サイクルでは 68000 MPUは MAS 信号が確定した後 メモリから データを読み出すのに対し、 ライト サイクルでは AS 信号受信と同時にメモリデータを送出できるからである。

10.2.3 アドレス変換

本項では 68451 MMU におけるアドレス変換の方式について途べる。68451 MMU では 図 10.12 で示すように "デスタリプタ"とよばれる レジスタ ブロックが 32 個用意されて

いる。デスタリプタは■個のレジスタ (計9パイト)からたり、アドレス変換機 能の中心となるものである。デスタリプ タ中の各レジスタの機能についてはアド レン変換過程の説明において適宜ふれ る。6845 MMUのアドレス変換は次の 3 段階に分けることができる。

- (1) デスクリプタの選出
 - (2) 密込みチェック
- (3) 物理アドレスの生成

以下に各段階の機能について述べる。



デスクリプタ

a. テスクリプタの選出 アドレス変換を行うにあたり、68451 MMU は 32 個のデ

スタリプタのうちとお本使りのか終定する必要がある。このために4本のファンタション コード(FCO-FCS)および論題アドレス線(A8-A A2)を入力として使用する FC3 総社 BGAGK を入力する。 主サファンタションコードから内部的にアドレス スペース 着号という情報を生成し、同じアドレス スペース番号をものデスタリプタを選び出す。 この選出は連想記憶力式によって行われる。該当する デスタリプタ が存在したい場合 FAULT 信号を生成し、アドレス変換を申断する。次に、選択したデスタリプタの論理 ペース アドレスと入力アドレス線が一数するかどうか判定する。一致しない場合は FAULT 信号を生成しアドレス線を申断する。

アドレス スペース番号の一数判定および論理アドレスの一致判定においては、それぞれ マスク用レジスタ (アドレス スペース マス

マスク用レジスタ (アドレス スペースマス タ、 論理アドレス マスタ) が用意されている。 後者を例にとり頭 10.18 を用いてみを 他について説明する。 図で示すように論理 アドレス マスタの 内容が "0" であるビット 位置が一般判定の対象外となる。 たとえば A 8~A 11 の 4 ビットがマスタ された場合。 たわらのアドレス軸に一番等型型の対象外とな

図 10.13 論理アドレス (入力) と論理ベ ース アドレス(デスクリプタ)との一致判定

るため実質的にセグメントの大きさが2の11 梁バイト, すなわち2048 バイトまで広がったことになる。マスクの効果についてはアドレススペース番号の一致判定も同じである。



園 10.14 物理/172人の生成が

b. 書込みチェック デスクリブタのエ ダメント状態レジスタにはそのセヴィントが 書込へ可能かとち示すに、トがある、選込み 最近のセヴィントに対し、R/W 信号が書き 込みを示すときFAULT 信号を生成する。 このほかセグメント状態レジスタには、セグ メントに対するアクセスの有無、書換えの有 能とどの情報を示すに、トがある。これらは セグメントのステッピングをは、じめとする OS 機能のサポートに有用である。

c. 物理アドレス生成 前記 (1), (2) の処理を受けたセグメントに対して物理アド

レスが与えられる。図 10.14 に物理アドレスの生成例を示す。 アドレス線 A1~A7 なら びに論理アドレス マスクでマスクされたアドレス線はそのまま物理アドレスとなる。マス クされなかった部分は物理ベース アドレスで耐き換きられる

10.3 68120 IPC (Intelligent Peripheral Controller)

68120 IPC は入出力装置を制御する汎用のプロセッサであり、 MPU と被制御入出力装 配との間に接続される。68120 IPC を用いたシステム構成例を罰 10.15 に示す。システム




図 10.15 68120 IPC を用いたシステム機画例

バスには MPU, DMAC, メインメモ リ。IPC が接続されており、ローカル バスにはローカル メモリ, FDC (Floppy Disk Controller), CRTC (CRT Controller) が接続されている。 また IPC はランプ、ブザー等簡単な入出力 装置を直接制御することができる。 図 10.15 において 68120 IPC の内蔵 RO M あるいはローカル メモリにプログ ラムを格納することにより 68120 IPC にインテリジェンスをもたせることが できる、したがって、MPU は入出力 機能のかなりの部分を IPC に居代り させることができ、それだけ MPU の

負荷が軽減されシステムパフォーマンスの向上につたがる。

68120 IPC は以下の特徴をもつ。

- 68000 MPU および 6800 ファミリとバス コンパチブルである。
- (2) 8ビットプロセッサ 6801 を核にしたアーキテクチャをもつ。
- (3) 2048 バイトの ROM を内蔵している。
- (4) 128 バイトのデュアルボート RAM を内蔵している。
- (5) タスク同期用レジスタ (セマフォア レジスタ) を6個もっている。
- (6) 内蔵の ROM. RAM の拡張に関して次の3とおりの動作モードが可能である。
 - i) シングルチップ モード

- ii) 拡張形非マルチプレックス モード
- iii) 拡張形マルチプレックス モード
- (7) タイマ機能を有する
- (8) シリアル通信機能を有する。
- (9) ROM を内蔵しない 68121 というバージョンもある。

図 10.16 に 63120 IPC の入出力係号の構成を示す。 48 とンの バッケージに 実験されている。 図 10.16 において図中左側のシステム アドレス酸から RESET までは 68000 イソ ターフェイス用である。 一方。 図中右側の信号線は 68120 IPC が創御する入出力接受との インターフェイス用である。 このうちボート 3.5 SC1、SC2、ボート 41 で 68120 IPC の動作モードにより機能が変化する。これらの機能の相違を表 10.6 に示す。表 10.6 にごと各動作を一ドにより後能が変化する。これらの機能の相違を表 10.6 に示す。表 10.6 にごと各動作を一ドによける 入出力ボートの影響ならびにローカル メモリ空間の大きさも示してある。 シンダルチップモードでは計21 ホの入出力ボートが利用でき、拡張券マムテブレックス。 拡張 アルテブレックス モードではい コーカルノモリ空間上に入出力コントローラ




表 10.8 68120 IPC の動作モードと信号線の機能

| 働作モード | シングルチョブ | 拡張非マルチブシック | ス拡張マルチブレックス |
|-----------------|-----------|----------------|-------------|
| ポート (5本) | 入出力ポート (~ | ペラレル ポート, シリアル | ボート、タイマ) |
| ポート3 (8本) | 入出力ポート | D0~D7 | A0/D0~A7/D7 |
| SC1 (1本) | OS 3*1 | R/W | R/W |
| SC2 (1本) | IS3°z | IOS*3 | AS |
| ポート4 (8本) | 入出力ポート | A0~A7 | A 8~A 15 |
| 入出力ポート総数(含ポート2) | 21 本 | 1 本 | 5本 |
| ローカル メモリ空間 | _ | 128 사イト | 64 K ペイト |

^{*1} Output Strobe, II Input Strobe, *1 I/O Strobe

るいはローカルメモリの割当てができる。

ボート2は入出力ポートとしても使えるが、内部レジスタを審き換えることによりタイ マ/シリアル通信インターフェイスとしての機能をもつ。タイマ機能として次の3つの条 件のときに内部割込みを生成し得る。各々の割込みはマスクをすることもできる。

- (1) フリーラン カウンタ (16 ビット)が、内部レジスタに設定した数値と一致した 場合
- (2) フリーラン カウンタがオーパフローした場合
- (3) ポート2の最下位ビット(ビット3)のレベル変化(0→1, 1→0, 指定可能)を 検出した場合

シリアル通信インターフェイスとしては、1個の全2重 (full-dunlex) 形非同期チャネル をもっている。転送レートおよび信号形式 (Non Return to Zero または Bi-phase) はブ ■グラム可能である。68120 IPC には、パケット通信をサポートするためにウェイクアッ ブという機能がある。これは、MPU が不要パケット (アドレスが一致しない) であると 判断した時点で IPC に対し不要パケットの転送を停止させ、そして次のパケットから再 び IPC がデータ転送を行うものである。 この機能を使うと、 MPU はパケットのアドレ ス窓を聞べデータ部の取捨を決めればよく、不要なデータ転送がなくたる。

68120 TPC は 128 バイトのデュアル ボート RAM を内蔵 L ている この RAM は 68120 IPC の内部プロセッサおよびメイン システムの両方から直接アクセス することができ、 IPC とメインシステムとのデータ転送に使う。 l.かl., IPC の内部プロセッサとメインシ ステムが同時に、同じアドレスをアクセスすることは避けなければならない。このため、 68120 IPC には 6 個のセマフォア レジスタが用意されている。図 10.17 にセマフォア レ ジスタの構成を示す。 ビット7の SEM (Semaphore) ビットはテスト アンドセットの ビット* である。 ビット6の OWN (Ownership) ビットは、SEM ビットをセットした プロセッサが IPC 自身かメイン システムであるかを示すためのものである。

| | 6 | | | | | | |
|-----|-----|---|---|---|---|---|---|
| SEM | OWN | 0 | 0 | D | 0 | 0 | D |

図 10.17 68120 TPC のセマフェア レジスタ

^{* 3} 章 kt 上 7 F 13 章 索服

10.4 68230 PI/T (Parallel Interface/Timer)


68230 PI/T は入出力ポート、ハンドシェータ機能に加えタイマ機能を有する LSI であり入出力装置の制御用として使う、68230 PI/T は以下の特徴をもつ。

- (1) 68000 とバスコンバチブルである。
- (2) 最大24本までの入出力ポートをもつ。
- (3) 24 ビットカウンタと5 ビットプリスケーラを内蔵し計時タイマとして使用できる。
- (4) 図10.18で示すように次の3とおりのモードで外部へタイミング信号を発生することができる。
 - i) バルス波形モード (同期、デューティ可変)
 - ii) 矩形波形モード (同期のみ可変)
 - iii) ワンショットモード



(a) パルス波彩モード (b) 短形波形モード (c) ワンショョトモート 図 10.18 68230 PI/T におけるタイミンダ発生療能

図 10.19 に 68230 PI/T の入出力信号の構成を示す。48 ピンのパッケージに実装されて いる。RS1~RS5 (Register Select) は PI/T の内部レジスタを選択するための信号線で



ある。 データ パス D0-D7 が8 ピット報だので 88000 MPU の MOVEP 命令を使りのが 温している。 ボート A パート B はそれぞれ 8 ピット報であり内部は 2 重パッファ構成 とたっている。これらのボートを生とめて16 ピット報のボートとして使うことも可能で ある、CA1、CA2(Strobe Control)はボート A のハンドシェータ用信号能であり、ラッ サのタイ ミングを指定したり。 パッファの空き状態の 表示などに使われる。 CB1、CB2 はボート B のハンドシェータ用信号製業ではボート A. B を 16 ビット報として使うとき のハンドシェータ用信号製業ではボート A. B を 16 ビット報として使うとき

PCO~PC7 は8ビット権のボートとして使うこともできるが PC2~PC7 は内部レジスタを書き換えれば耐込み候類。タイマ制的などにも使用できる、PIRQ(Port Interrupt Request)、PIACK(Port Interrupt Acknowledge)はボート割込み制制用の優号である。
TIACK(Timer Interrupt Acknowledge)、TOUT(Timer Out)、TIN(Timer In)は
68/30 PI/T のタイマ機能に関するものである。 68230 PI/T は前述したとおり 24 ビット
のカウンタ、5 ビットのブリスケーラを内蔵している。基本タロックとして内部タロック
または TIN からの外部クロックを使用できる。TOUT からは図10.18で示した3つの
モードで外部へ信号を出力できる。TOUT をシステムの割込み要求線へ接続し、TIACKにより割込みベクトルの発生が可能となる。

68230 PI/T のタイマ機能は OS が計時用として使用 した り、タスクの切換え用として 使用するのに適している。

■ 68000 のソフトウェア

11 アセンブラ

この章では 68000 システムの典型的なアセンプラ[†]の使用法, このりも特にソース ブロ グラムの記述法について説明する。

アセンブラは、ユーザが記述したソースプログラムを機械断に変換するための言語処理プログラムである。ユーザはソーズプログラムを、アセンブリ言語すたかも機械合金や制御済命かたどを表すユモニック記号を用いて記述する。このソースプログラムは図1.1 に示すようにアセンブラの入力となる。アセンブラで処理されたプログラムは201.1 ドボテようにアセンブラの入力となる。アセンブラで処理されたプログラムは201.1 ドモジュールとなる。これは仮のアドレス付分をされた機械節の形式になっている。オブジェールはフンケージェディタとよばれる結合翻巻プログラムによって編集され、実際のアドレスを割り当てられる。こうしてプロセッサが実行可能なロードモジュールが作り出まれる。




図 11.1 ソース プログラムの変換

[†] 一般にアセンブラは使用するシステムによって異なるのがふつうである。 本書では最も標準的な 68000 アセンブラを想定している。

11.1 ソースプログラムの機治

ソース プログラムは1つ以上のステートメントによって構成される。ステートメントと は、フセンブリ言語で書かれた1行の文のことで、1行の有効な範囲は1カラムから72 カラムまでである。

ステートメントには実行命令、アセンブラ制御命令、コメント文の3種類がある。

実行命令は機械語と1対1に対応するステートメントであり、ソース プログラムの中心 をなすものである。アセンブラにより2~10パイトの機械語に変換される。

アセンブラ制御命令はアセンブラの処理を制御するステートメントで、機械部には変換 されない、メモリ領域の確保、データの設定、値の料当て、領域の宣音などを行う。

コメント文はプログラム中に注釈を入れるための 4 の であり,第 1 カラムが * で始まる。

11.2 アセンブラの審式

3 種類のステートメントのうち、実行命令とアセンブラ制御命令を総称したものを命令 ステートメントとよぶことにする、命令ステートメントは図11.2 に示す4つのフィールド

| | ラベル フィールド | 演算 フィールド | オペランド フィールド | コメントフィールド |
|---|--------------|--------------------------|--------------------|--|
| 例 | LABEL 1 | ADD, B MOVÉ, L RTS | (A0), D1 D1, D2 | COMMENT HERE COPY (DATA REGISTER) RETURN |

■ 11.2 命令ステートメントの構成

から構成される。68000 アセンブラの配述形式はフリーフォーマットであり、各フィールド 輸は1つ以上の空白により区別される。次に各フィールドに関する機能と規則を説明する。

11.2.1 ラベルフィールド

ラベルはジャンプ先等地、データ画域帯地でを指定するための配号名称であり、ラベル フォールドで定義され、オペランドによって参照される。ラベルは実行命もすべてにつけ ることができるが、アセンブラ解詞命令にはラベルをつけることができない命令がある。 ラベルは第1カラムから着くことになっている。また省略する場合には第1カラムを空台 たしたくてはからかい

11.2.2 演算フィールド

演算フィールドでは実行命令やアセンブラ制御命令のニモニックを記入する。 実行命令 は演算フィールドのニモニックとオペランドフィールドの記述に基づいて 2~10 パイト の機械語に変換される。 データ定義命令 (DC: Define Constant) ではオペランドの値が メモリにセットされる。

実行命令のニモニックにはアドレス形式により変化形をもつものがある。変化形は命令 のニモニックに A (アドレス), I (イミディエイト), Q (クイック), M (メモリ), X (エクステンド) をつけることによって作ることができる。 このうち M と X の場合は必 ずつけなければならないが、A.I.Qについては基本形を用いても、アセンブラが自動的 に適切な変化形を顕択する。しかしプログラムのミスを少なくするためには変化形まで明 配しておくことが望ましい。また、たとえば

ADD #5, D1

のようにイミディエイトデータが小さい場合。指定がないとアセンブラは自動的に "ADDQ" を選択するので注意が必要である。 実行命令の基本形と変化形の関係を表 11.1 に示す

| | 変 化 形 | | | |
|----------|------------------|------------|--|--|
| 命令の基本形 | 自動的に変化 | 明記が必要 | | |
| ADD | ADDA, ADDI, ADDQ | ADDX | | |
| AND | ANDI | _ | | |
| CMP | CMPA, CMPI | CMPM | | |
| EOR | EORI | _ | | |
| MOVE | MOVEA, MOVEO | | | |
| NEG | _ | NEGX | | |
| OR | ORI | | | |
| SUB | SUBA, SUBI, SUBO | SUBX | | |
| ROL, ROR | - | ROXL, ROXR | | |

表 11.1 命令の変化形

実行命令に対しては扱うデータサイズが、バイト (8ビット)。ワード (16ビット)。= ング ワード (32 ビット) のいずれなのかを指定する必要がある。 これらは命令のニモニ ックのあとに続けて .B (パイト), .W (ワード), .L (ロングワード) を善くことによ

[†] 本書のプログラム例はすべて療化形まで明記した。

って指定する。 データ サイズ指定は省略可能であり、その場合には原則としてワードが漂 ばれる。ただし、命令によっては暗黙的にバイト、ロングワードを選ぶものもあるので、 各命令の項あるいは付録を参照されたい。

11.2.3 オペランド フィールド

オペランドフィールドには、命令 ADD D1,D2 で定められた個数のオペランドを、 定められた順番で記入する。 オペラ ンドが2つある場合にはコンマ "." で区切る。空白を涂中に入れるとは 後の記述がコメントとみなされるの で注意する必要がある。 またオペラ ンドが2つある場合には第1オペラ D1 ンドがソースオペランドを、第2オ 図 11.3 2 つのオペランド資館の対応 ベランドがデスティネーションオペ



ランドを表す。 図 11.3 には 68000 の代表的な命令。ADD, SUB, MOVE 命令について、オ ペランドの記述方法と演算のしかたを対応させて示した。

11.2.4 コメントフィールド

コメント フィールドはステートメントに注釈をつけたいときに使用するものであり省 略できる。コメントフィールドには英数字のほかに空白を含め特殊文字が使用できる。

11.3 データ形式

フセンプラで使えるデータ形式には、数値定数、文字定数、記号、式の4種類がある。 これらの記述の形式を次に述べる。

11.3.1 数 值 定 数

数値定数は0~9の数字。および A~F の文字を組み合せて得られる値である。以下に 示すとおりの数値定数が記述できる。

a. 10 漁室数 10 進定数は 0~9 までの数字を組み合せて機成される。数値の前に

"+" または"-"の符号をつけることにより正または負の値を表現できる。 符号がない 場合には正の値を表す。

135 10進で135を表す +348 10進で348を装す -79 10進で-79を表す

b. 16 進度数 16 進定数は0~9の数字および A~F の文字を組み合せて作られ、先 頭に"3"をつけて区別する。なお日本国内では"W"を用いる場合もある。16 進数に符 号をつけることはできない。

> \$10 10 進の16 に等しい \$A000 10 進の40960 に等しい

c. 2 遺定数 2 進定数は 0.1 の数字で構成され、先頭に "%" をつけて区別する。 2 進数に符号をつけることはできない。

% 10011101 10 進の 157 に等しい % 00100101 10 進の 37 に等しい

11.3.2 文字定 ■

文字定数は英数字および特殊文字のほとんどが使用できる。 文字定数の指定は * (アポスト=フィ) で関むことにより行う。文字定数は次の側のように表す。

'AB8X' 文字列 AB8X を表す '#%, SP' 文字列 #%, SP を表す 'AP''&+' 文字列 AP'&+ を表す

11.3.3 記 号

A0、A1、…, A7、D0、D1、…, D7、CCR、SR、SP、USP はアセンブラが予約語として使用するため、ラベルとして使うことはできない、なおアセ ンプラによっては別の予約器を使うものもある。記号の値は、ラベルフィールドに現れた とき定義される。記号はラベルフィールドに2回以上現れてはならない。 記号に与えられた値は次のように次る。

- a. 実行命令および制御命令 (EQU を除く)のラベルとして現れたとき このときの $E \phi \psi_B \gamma$ カウンタ $(T + \nu \gamma \gamma \phi)$ 仮伝が起 $(T + \nu \gamma \gamma \phi)$ の値が起 ったい $(T + \nu \gamma \gamma \phi)$ の値が起 ったい $(T + \nu \gamma \gamma \phi)$ の値が起 ったい $(T + \nu \gamma \gamma \phi)$ の値は一般には 相対値であるため、このような記号を相対値配 号とよ $(T + \nu \gamma \gamma \phi)$ と
- b. EQU 命令のラベルとして現れたとき この命令のオペランド部の値が与えられる。 窓号の特性は、オペランドが数値定数あるいはそれを演算したものであれば絶対値記号(値が確定)になり、相対値記号をオペランドとしていれば相対値記号となる.

これまで述べた以外に特別な記号として* (アステリスタ) がある。これは*が現れて いるスチートメントの先頭のロケーション カウンタ¹の値を示すものであり、相対信記号 として扱われるラベルフィールドに使うことはできない。

11.3.4 式

オペランドフィールドには式を書くことができる。アセンブラは式の値を計算しその結果をオペランドとする。 演算子としては + と - が許されているが、 奨賞/論算まで許す ものもある。

次には数値定数および記号を使うことができる。記号には前に達べたように絶対値と相 対値記号があり、同様に式にも絶対値式と相対値式の区別がある。絶対値式は数値定数お よび絶対値記号だけを含む式であり、相対値式は絶対値式と相対値記号を含む式である。 また相対値記号の和止許されないが、差は絶対値式として扱われる。次に式の例を示す。 ここで ABS1、ABS2 は EQU で定義された絶対値記号であり、REL1 は実行命令のラベ ルにつけられた相対値記号であるとする。

[絶対値式の例]

1234

ABS 1+ABS 2-100

「相対値式の例」

REL 1-ABS 1+200

+ ABS 1

^{†1} これは11.6節で述べるリョケータブルなブロダラミンダに関連しており、リンケージのときに 絶対アドレスが確定する。

^{†2} ロケーション カウンタほ アセンブラ プログラムの中で 定義された仮の プログラム カウンタで ある.

11.4 実効アドレスとアドレス形式

68000 で利用できるアドレス形式は14種類あるが、これをアセンブラで記述するという 立場からみると13種類に分類することができる。 機械語レベルの分類との対応を表11.2 に示す、アセンブラレベルの分類のうち1~12番目までがオイランドフィールドにアドレス形式を閉記するものである。一方13番目のインブライド形式は、顔宜フィールドで自動的にオペランドが被るものあるいはオペランドのないものであって、オペランドフィールドには何も書かない、この形式をとる命令には、RTE、RTS、RTR、RESET、TRAPV、NOPがある。 次にオペランドを閲覧するアドンス形式の記述のしかたを述べる。

春 11.2 アドレス形式の分類

| 機械語レベルの分類 | No. | アセンブラ レベルの分類 |
|-------------------------------|--|--|
| データ レジスタ直接形式 | 1 | データ レジスタ直接形式 |
| アドレス レジスタ直接形式 | 2 | アドレス レジスタ直接形式 |
| アドレス レジスタ間接形式 | 3 | アドレス レジスタ間接形式 |
| ポストインクリメント アドレス レジスタ間接形式 | 4 | ポスト インクリメント アドレス レジスタ間接形式 |
| プリデクリメント アドレス レジスタ間接形式 | 5 | プリデクルメント アドレス レジスタ間接形式 |
| ディスプレースメント付 アドレス レジスタ間接形式 | 6 | ディスプレースメント付 アドレス レジスタ間接形式 |
| インデックス付 アドレス レジスタ間接耐式 | 7 | インデックス付 アドレス レジスタ間接形式 |
| 長絶対アドレス形式 | | #************************************* |
| 短絶対アドレス形式 | - 0 | 絶対アドレス形式 |
| ディスプレースメント付 ブログラム カウンタ相対形式 | 9 | ディスプレースメント付 ブログラム カウンタ相対形式 |
| インデックス付 プログラム カウンタ相対形式 | 10 | インデックス付 プログラム カウンタ相対形式 |
| イミディエイトデータ形式 | | |
| クイックイミディエイトデータ形式 | - 11 | イミディエイト データ形式 |
| インプライド形式 | 12 | CCR/SR 形式 |
| | 13 | インプライド形式 |
| | データレジスタ直接形式 アドレスレジスの直接形式 アドレスレジスの直接形式 ポストインのメリカルトアドレス レジスの間接形式 ポストインのメリカルトアドレス レジスの間を形式 ソラグリノントドドレス レジスの間を形式 ソースアレス レジスの間を形式 ソースアルスルト ロジスの間を形式 観光対ドレス リンデッタスが上のスレント オブログラム カウンタ相対の対 アイスアレースレント オブログラム ステッタス付けてデラム イ・ディエイトデータ形式 | データレジスタ質整形式 1 アドレスレジスタ質整形式 2 アドレスレジスタ質整形式 3 ポストインタリナンドアドレス レジスを開発形式 4 サンタの大型を対象を対す 5 サイスアレースメンドアドレス レジスを開発形式 7 超光対アドレストデドンス レジスを開発形式 7 超光対アドレス形式 8 超光対アドレス形式 9 カンタの関係形式 9 カンタの関係形式 10 インデッタスサアドヴァム 7 イブ・スマン・スペンドナブログラム 7 カンタの関係形式 10 インデッタスサアドヴァム 7 インディスマレースペンドナブログラム 7 インディスマレースペンドナブログラム 7 インディスマース・ア・ア・ア・ア・ア・ア・ア・ア・ア・ア・ア・ア・ア・ア・ア・ア・ア・ア・ア |

11.4.1 データ レジスタ直接形式

オペランド フィールドで指定したデータ レジスタが実効アドレスとなる。 アセンブラ 表現は Dn (n=0~7) である。下線は当該アドレス形式を表す(以下同様)。

[例] ADD .W A1, <u>D2</u> [D2+A1→D2] MOVE .B <u>D0</u>, <u>D5</u> [D0→D5]

11.4.2 アドレス レジスタ直接形式

指定したアドレス レジタが実動がドレスとなる。 アセンプラ表現は An (n=0~7) あるいは SP である。SP は A7 または A7 と同じであり、シアル スタック ポインタを 指す。 ユーザンステム スタックポインタが使かれるか、スーパイザンステム スタック ボインタが使われるかは装行時のプロセッサのプログラン実行状態によって決る。 また、この形式ではバイ ナサイズのデータを扱うことはできない。

なお特殊な命令として、スーパバイザ状態の中でユーザスタックを操作するための MOVE 命令がある。この場合だけはオペランドに USP と書きユーザスタック ポインタを 指すことができる。

11.4.3 アドレス レジスタ間接形式

アドレス レジスタの内容が指すメモリの データが 実効アドレスとなる。 記述形式は (An) である (n=0~7).

[β I] MOVE .B ($\underline{A1}$), D2 [$(A1)\rightarrow D2$] TST .L ($\underline{A1}$) [(A1)-0]

11.4.4 ポスト インクリメント アドレスレジスタ間接形式

アドレス レジスタの内容が指すメモリの データが実行の対象となる。実行後アドレス レジスタには、 扱ったデータ サイズに従って 1 (バイト), 2 (ワード), 4 (ロング ワード) が加算される。記述形式は (An)+ である (n=0~7).

[例] ADD .B (A3)+, D5 [(D5)+A3→D5, A3+1→A3]

11.4.5 プリデクリメント アドレスレジスタ間終形式

構定したアドレス レジスタから、 あらかじめ扱うデータ サイズに従って、1、2、また は 4 を引いたあと、 アドレス レジスタ間接形式の処理をする。 記述形式は -(An) である (n=0~7).

[\emptyset] MOVE .W $\underline{-(A4)}$, $\underline{-(A5)}$ [$A4-2\rightarrow A4$, $A5-2\rightarrow A5$, $(A4)\rightarrow (A5)$]

11.4.6 ディスプレースメント付アドレス レジスタ間接形式

措定したアドレス レジスタと命令の中のディスプレース メントを加えた値が指すメモ りの内容が契念アドレスとなる。 ディスプレースメントは16 ビットの符号付鑑数として 扱われるため。 - 32768 ~ + 32767 の範囲が指定できる。 記述形式は d(An) である(n=0 ~7)、 d は繰り値吹ったければならない。

[例] DISP EQU 4500 ADD .W <u>DISP+8 (A1)</u>, **D2** (この場合の d の値は 4508 となる)

11.4.7 インデックス付アドレス レジスタ間接形式

指定したアドレス レジスタとインデッ ナス レジスタ、 およびディスプレースメントを 加えた値が掛す ルモリの内容が 実行の対象となる. ディスプレースメント d は 2 ピット の符号付整数であり、 - 128~127 の範囲が指定できる。 記述形式は d (An Ri) または d (An Ri .W) または d (An Ri .L) である (n=0~7). Riはインデッタス レジス タであり、 アドレス レジスタ Aiおよび データ レジスタ Dio 中から任意の 1 個をこれ に当てることができる G=0~7) .W または、 L を指定することにより、インデッタスレ ジスタの下位 16 ピットを使うか、 23 ピットすべてを使うかを選ぶことができる。何も指 定しないときは、 M が選ばれる .W を指定したときは 16 ピット 目 (能上位ピット) を符 号数弦したくめのが使かれる。 はは絶分値までなければからない。

[例] DISP EQU 14 AND .B DO, 60 (A1, A2 .L) OR .L DISP-70 (A0, D1 .W), D5 (この場合の 4 の能は一系にとかる)

11.4.B 絶対アドレス形式

オペランド フォールドの値が指すメモリの内容が実行の対象となる。配達形式は m で ある。ここで、m は絶対値式または相対値式である。この命令はアドレス空間の全領域を 指定できる。もし0~32767までのアドレスが指定された場合には距絶対アドレス形式と たるため、命令の長さを短くすることができる。

「例 ADR 1: 絶対値が EOU でセットされている。

ADD .W 2154. D1 ADD .W ADR 1. D 1 ADD .W * + ADR 1, D1

11.4.9 ティスプレースメント付プログラムカウンタ相対形式

オペランドフォールドで指定したラベル、あるいは式の値が指すメモリの内容が実効フ ドレスとかる。 記述形式は m であり、m には相対値式が入る。 命令の中のディスプレー スメントは16ビットの符号付整数であるから、この形式で指すことのできるメモリの節 照は、命令の先頭アドレス (=*) に対して -32766~32769 である。 これは プログラム カウンタが * +2 を指しているためである。

「例 ADR 1: EOU で与えられた絶対値

LBL 1: 実行命令のラベル DRNE * + ADR 1 BRA LBL 1

11.4.10 インテックス付プログラム カウンタ相対形式

プログラム カウンタと、インデックス レジスタと、 ディスプレースメントを加えた値 が指すメモリの内容が実効アドレスとたる。記述形式は d (Ri) または d (Ri , W) また はd(Ri.L) である。 インデックス レジスタ Ri の指定のしかたはインディクス付アド レス レジスタ間接形式の場合と同じである。d には相対値式を書くが、式の値は命令の先 前アドレスに対して-126~+129の範囲に入っていなくてはならない。

[例] LBL: ラベル

SUB .L LBL+10 (A0), D2 .W

11.4.11 イミディエイト テータ形式

オペランドがそのまま実行の対象となる。 記述形式は非 m である。 m は絶対値式、文 字定数。あるいはアドレスの確定しているプログラムの中の相対値式である。指定できる 値の大きさは、オペランドフィールドで指定するデータ サイズにより決る。

[例] ADR 1: EQU で定義された絶対値

MOVE .W #100, D1 10 進数 MOVE .L #'AXZ 3', D1 文字定数

MOVE .W #ADR 1, D1 絕対值式

11.4.12 CCR/SR 形 式

ステータス レジスタ (SR) またはコンディション コード レジスタ (CCR: SR の下 8 ビット) が実効 アドレスとなる. 記述形式は SR あるいは CCR である。この形式は ANDL, CORI の第 2 オペランド、および MOVE で使うことができる。

[(9)] ANDI .B #\$1D, CCR

MOVE SR, DO

11.5 アセンブラ制御命令

ここではいろいろなアセンブラ制御命令のうちで基本的なものについて説明する。

(1) ORG 〈絶対アドレス〉(Absolute Section Origin)

オペランドフィールドに書かれた値を ORG に続くステートメントの絶対アドレスとする。この命令はプログラムの途中に複数回現れてもよい。この命令にラベルをつけること はできない。

[例] ORG \$1000

(2) 〈記号〉 EQU 〈式〉(Equate Symbol Value)

ラベル フィールドの記号に式の値を与える。式は絶対値式がふつうであるが、すでに現れた記号あるいはロケーション カウンタ (*) を用いた相対値式も記述できる。 ラベルを省略することはできない。

[例] EAST EQU 3 WEST EQU EAST HERE EQU *

(3) DC (式), (式), …(Define Constant)

式を計算した値をメモリに定数データとして格納する命令であり、カンマによって複数 のデータ定義が可能である。DCに続いてデータサイズを .B, .W, .L で定義でき、省略 時には .W が収定される。この命令にはラベルをつけてもよい。

[%] VAL1 DC .W 31, \$A, 'XYZ' DC .B 'ABC'

(4) DS 〈絶対値式〉(Define Storage)

絶対値式で与えられた大きさのエリアを、データャイズを単位として $X \in Y$ に確保する。 データャイズは、B、W、L で指定でき、 省略時には、W が仮定される。 命令に ラベルをつけることが可能である。

(例 AREA DS .L 8

これまでに述べたアセンブラ制御命令および実行命令を用いたプロクラム例を図11.4 に示す、この例は先頭がTBL1で示されるテーブル1を、先頭がTBL2で示されるテー ブル2に加算するものである。またテーブル1のデータがOにたったらそこで加算を終了 する、MCOUNT はテーブル1の値がOにたらたい場合に終了すべき回数を設定してい る。ここではアセンブラ開創命令としてEQU、ORG、DS、DCを用いており、このほかに ブロタラムの開始を示す NAM、終了を示す EDD を使っている。

| | | | | Q9901 00002 | ********* | MAN | SAMPLE1 | ******************************* |
|--------|------|---------|------|----------------|-----------|---------|------------|---|
| | | | | 20000 | 9 SIMPLE | PROCESS | (400 74 | RLE 1 * |
| | | | | 40000 | | TABLET | + TABLES - | TABLE? • |
| | | | | 00005 | ******** | | | ************ |
| | 0000 | 0018 | | 00006 | MCCHINT | KOU | 20 | MAX TABLE LENGTH |
| | 8000 | 2005 | | 00007 | TRL2 | EDU | \$2000 | TABLE2 ADDRESS |
| | | 6000 | | 60008 | MONITOR | EQU | 10 | MONITOR THAP NO. |
| | | | | 00000 | | | | |
| | 0000 | 1000 | | 00010++ | | DEG | \$1000 | PROGRAM AIGRESS |
| | | | | 00011 | | | | |
| 001000 | 2270 | pigg | 102A | 00012 | | HONE-F | | LOAD TABLE ! ACCRESS INTO A! |
| 001006 | 2470 | 0000 | 2000 | 00013 | | HOVE.L | PTRL2,A2 | LOAD TABLES ADDRESS INTO AS |
| 001000 | 3230 | | | 00014 | | | | LOAD MAX COUNT INTO DI |
| 001010 | 4242 | | | 00015 | | CLR.W | ps | INITIALIZE D?(COUNTER) |
| 001012 | 3619 | | | 000016 | START | NOVE.W | (A1)+,D3 | LOAD TABLE! INTO D3 |
| 001014 | 6700 | | | 00017 | | BEQ | FINISH | |
| 001018 | 5242 | | | 00018 | | | #1,02 | COUNTER INCHEMENT ADD AND STORE TABLE? |
| DDIDIA | DISA | | | 00019 | | ADD.W | D3.(A21+ | |
| 001010 | 5103 | FFF | | 00020 | | DBRA | D1.START | MAX COUNT CHECK |
| | | | | 00021 | FINISH | MOVE .W | D2.CGUNT | STORE COUNT VALUE |
| 001025 | | | 1028 | 00055 | REMESE | TRAP | AMOUNT OR | GO TO MONITOR ROUTINE |
| 001025 | HEHA | | | 00023 | | TVVL | NUMBER OF | OU TO MONITON YOUTHE |
| | | 0002 | | 45000 | COUNT | DS.W | 1 | |
| 98100 | 0000 | 0002 | | 00025 | COUNT | DG.R | | |
| 550100 | 4037 | Acres 6 | 0108 | 00027 | TBL1 | DC.W | 125 35 356 | .8.2.127.87.54.0 |
| | 0008 | | | 00027 | | DUID | 1331001-20 | forter and to the sta |
| | 0057 | | | | | | | |
| 001030 | 0031 | 0330 | 0000 | 00028 | | THO | | |
| | | | | | | | | |
| | | | | | | | | |

■ 11.4 ソース プログラムのアセンブル例

11.6 リロケータブルたプログラミング

これまで添べてきたプログラルは、ソースプログラムを記述するときにすでにアドレス が確定しているものと考えていた。しかし大きなンステムでは、プログラムをいくつかの 単位に分割して作っておき、これらを適当に組み合せて所望のプログラムを作る場合が多 い、この利益は、一般に機能保定でプログラムを分割するので、複数のプログランが同時 に作業できること、デバッグや修正が容易であること、別のプログラムへの変更も単位プ ログラムの組合性を鍛えるだけで別定できること、たどである、この場合ソース プログラ へては絶別アドレスを与えず、どこにでも存置できるようにしておくことが望ましい。こ のようにすることをリロケークグルなブログラミングとよぶ。

リコヤータブルなブコッテムの分割の単位とセクションである。セクションには番号がつけられており、各セクションはアセンブラにより復のアドレスがついたオブジョットモショールになる。そしてリンケージニディタで、発頭のアドレスと、セクションの番号を着むしたい頭に指定すると、絶対アドレスの単位とロード・セシュールが削減される。この選手を図11.5 に示す。(***) はソースブログラムおよびこれをアセンブルしたオブジョクトセジュールにおけるセクョンの返びを示している。セクション355に1つのセクションが56に分割されていてもよい、リンケージニディタで、セクション1と2を2、10両に \$1000 番號から 割り当てるように指定する。オるとロード・セクション1と2を2、10両に \$1000 番號から 割り当てるように指定する。オるとロード・セジュールは図の(***) のように、アドレス付割

| #3(A) | |
|-------|---------------|
| # 5 | \$1000 # 2 |
| #3(B) | #1 |
| # 1 | \$4,000 - # 5 |
| # 2 | # a (A) |
| #3(C) | # 3 (B) |
| # 4 | # 4 |

 (a) リロケータブル オブジェクト
 (b) ロード モジュール
 (例: \$1000からセクション2と1を割当て \$4000からセクション5と3と4を割当て)

■ 11.5 メモリの割当で例。注) #nはセクション番号

151

けされて作成される.

リョナータブルなブログラスにするには新たなアセンブラ製鋼命令が必要である。リ ロケータブルなセタションであることを宣言するには、ORG 命令の代りに SCT あるい は SECTION 命令を用いる。他にリータブルなセタションでは、ベースレジスタを登録しておきペースレジスタ関級方法で、アドレス制定をする。この場合まずUSING 命令でどのアドレスレジスタをベースレジスタとするかをアセンブラに対し指定する。する とラベルを参照するアドレス形式は自動的にディスプレースノント付アドレスレジスタ 間接野犬、あるいはインデッタス付アドレスレジスタ間及形式に返騰される。なお USING 命令は、アセンブラ削添命やでありレジスタに実際の値を入れる機能はない、ベースレンスタに値を設定する命令はニーザが実行命令で記述しておかねばなたらない、リロケータブルにするための命令はニーザが実行命令で記述しておかればならない。リロケータブルにするための命令はニーザが実行命令で記述しておけまなない、

[†] 小規模なアセンブラではサポートしていないものもある。

12 データ転送命令

データ販送合作は、より中68000の内部シジスを開てデータを転送するのに用いられる。 68000では、特に多くの種類のデータ販送合金を有していることが合金セットの特徴ともなっている。 さらにバイト,ワード,ロンタワードなどのオイランド・イズと14種のアドレス形式を組み合せることにより、高速データ転送、大量データ転送など効率の良いデータ転送を実現できる。5章では各転送命分が上り得るオペランド・イズとエイレーションの概要を示した。この章では、転送合金のうち、LINK、UNLK 会合以外の命令とその主要な応用側について説明する。LINK、UNLK 合合は15章で述べる。

12.1 データ転送命令

a. MOVE (Move Data) 命令! MOVE 命令はデータ転送命令のなかで最も基本的な命令である。この命令は、バイト (B), ワード (W), ロングワード (L) のデータを関12.1のようにイキリ、レジスタ間で転送する。このようにスキリ、レジスタの任意の組合せて転送ができること、付妻の命令一覧まで示けように、ソースおよびデスティネ・ションのアドレス形式を製立に、かつ任意に指定できることが大きな特徴となっている。MOVE 命令ではデータ転送時にデータの正、我、0 を判定して、その結果をコンディシェンコード レジスタの N、2の各フラグに反映させる。一方、V、Cの各フラグは、リセットされる、X (Extend) フタグは影響を受けない。

データ レジスタからメモリへのデータ転送のための命令の使用例を以下に示す。

[↑] MOVE (ea 1), (ea 2) (ea 1)---(ea 2)

| | | デスティネーション | | | | |
|---|---------------------|------------------|---------------|--------------------|------------------------------------|---------------|
| | | メモリ | デ ー タ レジスタ | アドレス レジスタ | コンディション コード レジスタ | ステータス レジスタ |
| | 1 + J | B W | B W | W | W | w |
| | | L | L | (MOVEA) | $(^{\hbox{MOVE to}}_{\hbox{CCR}})$ | (MOVE to) |
| | データレジスタ | B W | B W | W | W | W |
| 9 | | L | L | (MOVEA) | (MOVE to) | (MOVE to) |
| 1 | アドレス レジスタ | B W L | B W L | W* L (MOVEA) | | |
| | イミディエイト | W | B W | W L | W | w |
| z | データ | L | L | (MOVEA) | (MOVE to) | (MOVE to) |
| | コンディション コード レジスタ | | | | | |
| | ステータス レジスタ | W (MOVE from) | (MOVE from) | | | |

B: A41. W: 7-F. L: P>77-F

図 12.1 データ転送命令のソーストデスティネーション

MOVE .B D 0, D 1 MOVE .L D 2, ADDR MOVE .W D 3, (A 1)+ D0 の内容の最下位 バイトを D1 へ転送する D2 の内容を ADDR 番地へ転送する D3 の内容を A1 で指定されたメモリの番地へ

転送し、その後 A1 セ +2 する

ここで ADDR と記述されたラベルには、あらかじめメモリ番地を与えておき、アドレス レジスタ A1 にも、あらかじめメモリ番地がセットされているとする。

b. MOVEA (Move Address) 命令! この命令はアドレスデータの転送に用いられ るため、転送のデスティネーションはつねにアドレス レジスタとなる。 転送データのサイ ズは、ワード、ロング ワードのみである。 名フラグは影響を受けない。

MOVEA 命令の機械語は、MOVE 命令に おいて デスティネーション オペランドをアド レス レジスタに指定したときのものと同じである。 このため MOVE 命令でデスティネー

[↑] MOVEA (ea), An (ea)—An

154 12. データ転送命令

ションオペランドにアドレスレジスタを指定すると、アセンブラにおいて MOVEA 命令に 自動的に置き換る. なおデータ サイズがワードの場合はデータの符号弦響が行われる。 本命令の例として。サブルーチンジャンブ映のレジスタの退避処理を次に示す。

JSR SUBR サブルーチン SUBR へ分岐する

SUBR MOVEA.L AO, SAVE AOの内容を SAVE 番地へ退避する

MOVEA . L SAVE, AO SAVE 番地より AO の値を回復する RTS サブルーチンからの復帰

MOVE 命令と MOVEA 命令におけるデータ転送の様子をまとめて Ⅲ 12.2 に示す。 (1) はアドレス レジスタで開発されたメモリニの 32 ピットのデータをデータ レジスタに転送 する場合である。 ADDR i 番地のデータはデータ レジスタの上位フードへ。 ADDR i 十2 番地のデータは下位フードに移される。 (2) はメモリ間のデータ転送の場合でアドレス レジスタを2 郵便・て任意のノモリ間のデータ転送が行える。 (3) はアドレス レジスタ




図 12.2 データ転送命令の例

へのデータ転送の場合(MOVEA 命令)で、32 ビット データに符号 が拡張されていることに注意されたい。

c. MOVEM (Move Multiple Registers) 会件** MOVEM 合わた。図 12.3 に示されるように、命令器の第2 ワードで指定されるレジスタ リストと第1ワードの実効アドレスを用いて、レジスタとメモリ間のデータ転送を行う。図 12.3 のレジスタ リストとのをファトの **1** 指旋により選択されたデータ レジスタおよびアドレス レジスタと、実効アドレスを免滅アドレスとしたメモリとの間でデータ転送が行われる。レジスタリストとの各ビットで選択できるレジスタは、図 12.3 で示すように、メモリのアドレス更新方向によって異なるので注意が必要である。これについては接近する。この命令では、オペラッドサイズとしてリイズをフード、およびロング リードとすることができる。特にオペラッドサイズとしてリ

| 命令コーディング門 MOVEM (A6),A4/A5/D5-D7 または MOVEM (A6)+,A4/A5/D5-D7 | 命令コーディング例 MOVEM(A6),A4/A5/D5-D7 |
|---|---|
| 会会語第1ワード (| 金令語前17一ド (本) (カード (カード (カード (カード (カード (カード (カード (カード |
| 実行音の | 実行権の |

■ 12.3 MOVEM 命令とレジスタ リスト

¹¹ MOVEM (レジスタ リスト)、(ea) レジスタ リストで指定されたレジスター (ea) MOVEM (ea) 〈レジスタ リスト〉 (ea) \longrightarrow レジスタ タストで指定されたレジスタ 12 (水ペーツ) 一般の MOVE 今命では、オペランド長がワードのときには データレジスタは符号 拡張されないので注意されない。

ードを指定しデスティネーションにデータ レジスタを指定した場合、 データ レジスタに は32ビットに符号拡張されたデータが転送される*(#ページ)。

MOVEM 命令は、アドレス形式により、その動作形態が若干異なるので、それらについ て以下に説明する。

(i) アドレス レジスタ間接、ディスプレースメント付/インテックス付アドレス レジ スタ間接および長/短絶対アドレス形式 図12.3に示すように、レジスタデータの転 送は D0. D1. …. D7, A0, A1, …, A7 の順序で、メモリ データは命令で指定された失 頭室効プドレスからアドレスが増加する順序で、データ転送が行われる、転送方向は、「レ ジスタからメモリへ」、および「メモリからレジスタへ」の双方向が可能である。

アドレス レジスタ間接、ディスプレースメント付アドレス レジスタ間終の各アドレス 形式を用いてメモリからレジスタへの転送を行う場合。および実効フドレスを指定してい るアドレス レジスタ自身にメモリからデータを転送した場合に ついて説明する。68000 では MOVEM 命令実行開始時に、上記アドレス レジスタの内容を内部の一時記憶用の特別 たレジスタに移しておき、この一時記憶レジスタを用いて実効アドレス計算を行ってい、 る。したがって実効アドレスを指定しているアドレス レジスタへの データ 転送も矛盾な く行われる。

- (ii) ディスプレースメント付/インテックス付プログラムカウンタ相対アドレス形式 レジスタおよびメモリのデータ転送の順序は(i)と同じである。 しかしデータ転送の方 向は、「メモリからレジスタへ」の転送のみ可能である。 実効アドレス を記憶しているア ドレス レジスタ (本命令ではデータ レジスタも含まれる) に、 メモリよりのデータを書 き込む場合は。(i)と同じ理由で正常にデータ転送が行われる。
- (iii) プリデクリメント アドレスレジスタ間接アドレス形式 このアドレス形式で は、前記の場合とは逆に、レジスタデータの転送は A7, A6, ..., A0, D7, D6, ..., D0 の 順序である。メモリ データの転送は指定された実効アドレスからワードの場合は2、ロン グ ワードの場合は 4 を減じたアドレスを先頭としてアドレスが減少する順序で行われる 転送方向は、「レジスタからメモリへ」のみが可能である。命令実行完了時の事効アドレ ス用のアドレスレジスタには、最後にデータを書き込んだメモリ番地が残っている。
- (iv) ポストインクリメント アドレス レジスタ間接アドレス形式 データ転送が行 われていくにつれて、実効アドレスが増加していくのは(i) と同様であるが、データ転送 の方向は、「メモリからレジスタへ」のみが可能である。
 - このアドレス形式を用いて、実効アドレスを記憶しているアドレス レジスタヘメモリか

らデータを転送すると、命令実行終了時には最後に読み出したメモリ アドレスに2を加え たアドレス (ロング ワードのときは4を加えたアドレス) が書き込まれる。

MOVEM 命令の使用例を以下に示す。

[例1] メモリの\$1000 番節から、

8パイトのデータを、図12.4のように Do. Ds. Ao. A1 の各レジスタへ1 ワードずつ転送する, ただし A0 は実 効アドレスを定めるアドレスレジス タとして用いる、 MOVEM 命令実行後 に各レジスタに転送されたデータは符

号拡張されたものとなっている。

DC 1

DC L

MOVEA .L #\$ 1000. AD MOVEM .W (A0).D0/D3 /A0-A1 ORG \$1000

DO .A0 0000 100 1004 A 0 A 1 BOLBI DO FFFF 8081 1000 D3 FFFF 9091 A0 FFF7 A 0A1 後 A1 FFFFTB B

■ 12.4 MOVE 命令実行例

「匍21 ポストインクリメント付レジスタ間接アドレス形式を用いると、 アドレス レ ジスタ A0 には、命令実行の途中で一旦、SFFFFA0 A1 の値が記憶されるが、命令終 了時には、最終実効フドレス \$ 00001008 が記憶される。

MOVEA .L #\$ 1000 . AO

MOVEM.W (A0)+.D0/D3/A0-A1

\$ 80819091

S A O A 1 B O B 1

ORG \$ 1000 DC .L \$80819091 DC .T. \$ AOA1BOB1

データ転送後のレジスタには以下の値がセットされる。

(D0)=\$FFFF8081

(D3)=\$FFFF9091

(A0)=\$06001008


(A1)=\$FFFFB0B1

d. MOVEP (Move Peripheral Data) 命令! MOVEP 命令は、データ レジスタとメ キリの間で、バイト単位でデータ転送を行う、指定できるオペランド サイズはワードおよ

[†] MOVEP Dx, d(Ay) データレジスタ Dx→d(Ay) MOVEP d(Av), Dx d(Av) の内容→データ レジスタ Dx

びコンク ワードであるので、バイト データを数回に分けて転送する。 すなわち、ワード の場合は2回、ロング ワードの場合は4回である。

MOVEP 命令におけるメモリ契効アドレスはディスプレースメント付アドレス レジスタ 開後帯式の表開造できる、データ転送は、データ レジスタ た対しては、上位・イトから顕 に、メモリに対しては上記アドレス形式で指定される先額アドレスから 2番地すつ増加す るような順序で行われる。本命令ではバイト データの転送を行うために、オベランド サ イズがワードおよびロング ワードであるにもかかわらず、メモリのデータ転送開始アドレ 洋は、音数および偏数のいずれでもよい、本命令は6800 の限刃 ISI のような8 ビェトデ



(a) 偶数アドレスの場合



(b) 奇数アドレスの場合図 12.5 MOVEP 命令実行例

- タ パスに接続される デバイ スとのデー タ転送に有効である。

図12.5に示すように、メモリのアドレス 指定が、偶数と音量の場合のプログラム例 を以下に示す。

(i) 側数アドレスの場合(図 12.5(a)) この何では実効アドレスの先頭は \$1000 番地である。メモリの興数アドレスの内容 (各ワードの上位バイト) が4回に分けて、 データレジスタ DO の 32 ビットに転送さ れる。なおオペランドサイズがワードの場

合は、\$1000 と\$1002 番地の2パイトがD0の下位に答納される。

MOVEA .L #\$1000, A0 MOVEP .L 0(A0), D0

(11) 毒数アドレスの急信(図12.5 (ね)) この例では実効アドレスの発明は\$1001 醤地である。メキリの毒素菌地の内容(各ターパの下位パイト)が4回に分けて、データ レジスタ DO の 32 ビットに転送される。なおオペランドナイスがワードの場合は、\$1001 と \$1003 夢始の 2 ペイトが10 の下位ワードに結合される。

MOVEA .L #\$ 1000 , A0 MOVEP .L 1 (A0) . D0

e. MOVEQ (Move Quick) 命令! MOVEQ 命令は、図 12.6 に示すようにオペレー ションワードのなかに含まれる 8 ビットのイミディエイト データを データ レジスタへ転



送するものである。このとき32 ビットに符号拡張してデータ レジスタへ転送する。イミ ディニイト データは符号付の 8 ビット データとして表現されるため、10 進数では -128 ~+127 の範囲の値をとり得る。

MOVE および MOVEQ のイミディエイト アドレス形式の実行の比較を以下に示す。なお *はこの命令によって値が変化しない部分を示す。

| MOVE .L | #\$80,D0 | (D0)=\$0000000; 符号拡張なし |
|---------|----------|--------------------------------|
| MOVE .B | #\$80,D1 | (D1)=\$* * * * * * 8 0; 符号拡張なし |
| MOVEQ | #\$80,D2 | (D2)=\$FFFFFF80;符号拡張あり |
| MOVE .L | #-128.D3 | (D3)=\$FFFFFF80: 符号拡張なし |
| MOVE .B | #-128.D4 | (D4)=\$*****80;符号拡張なし |
| 4401/50 | #-120 DE | (DS)=\$FFFFFFFFF O: 符号號報為力 |

アセンブラでは、MOVE、L命令でイミディエイト値が一128~127の範囲であると、 MOVE、L命令の代りに MOVEQ 命令のオペレーション コードを割り当てる。すたわち今 述べた例では4番目と最後の命令の転送データは等しい、MOVE、L命令と MOVEQ 命令を 比較すると、パイト数と実行サイタル数がそれぞれ、6パイトと12クロョクサイタル、 2パイトと6クロョクサイタルであるため、MOVEQ 命令の方がパイト数、サイタル もに有料であることがわかる。 たお MOVEQ 命令は MOVE 命令と同様、コンディション コードンジスタエ解郷をかる。

- f. LEA (Load Effective Address) 命令! LEA は、フース オペランドの実効プド レス 做金計算してその需果を デスティネーション オペランドで開定されるアドレス レジ スタにセットするものである。 デスティネーションのアドレス レジスタの 32 ビットはす べて影響を受ける。次に命令の使用例 (1)、(2)、(3) を示す。
- (1) 本命令の先頭アドレスから16パイト増加したアドレス値をA0にセットする。 たお、この命令自身が4パイト長である。

LEA ++\$10.A0

(2) A1の内容に+2して、A1に再格納する。

LEA 2(A1), A1

[↑] LEA ⟨es⟩, An es で表されるアドレス──An

- 160 12. データ転送命令
- (3) 16進の1000番地をアドレス レジスタ A3 にセットする。

LEA \$1000, A3

- g. PEA (Push Effective Address) 命令¹¹ PEA 命令は、デスティネーションオペ ランドの実効アドレスを計算して京め、その結果をシステム スタックに格納する。 転送されるアドレス データは必ずロング ワードである。 例を次に示す。
 - アドレス レジスタ A5 の内容をスタックに退避する。

PEA (A5)

- (2) アドレス レジスタ A6 の内容を +2 して、スタックに返避する。PEA 2(A6)
- (3) 16 進の1090 番地をアドレス データとしてスタックに退避する。 PEA \$1000
- h. EXG (Exchange Registers) 命令[†] EXG 命令は、次のように 2 つのレジスタ間で、その内容を相互に交換する。
 - (1) データ レジスタ 一データ レジスタ (図12.7 参照)
 - (2) アドレス レジスターアドレス レジスタ
 - (3) データ レジスタ 一アドレス レジスタ

Dn DATA 1

Data 1

■ 12.7 EXG 命令(レジスタ間の データ交換を行う) 本命令のオペランド サイズは ロング ワードのみ である。

2つのレジスタ間で内容の交換を行う場合,本命 令を用いると、命令バイト数、処理時間,一時記憶 領域が不要などの面から右利とたる。

i. SWAP (Swap Register Halves) 命令[†] SWAP 命令相図 12.8 に示すように、 指定されたデータ レジスタの F位ワード (16 ビット)

と下位ワード (16 ビット) の内容を入れ替える。コン ディションコード レジスタは MOVE 命令と同様に該 算結果によって影響を受ける。割算を例として SWAP 命令の使い方を次に示す。



fI PEA (en) en で表されるフドレス→システム スタック

^{†2} EXG Rx, Ry Rx と Ry の内容を交換する.

^{†3} SWAP Dn Dnの上位ワードと下位ワードを入れ替える。

- Fに第二上位ワードに会りが終納される。これを分離して別のメモリ番頭(節のアドレ ス=QUONT, 余りのアドレス=RMNDR) へ移す。

MOVEO # -13, D2 (D2) =-13 DIVS #5.D2 $-13 \div 5$

MOVE .W D 2. QUONT 商を QUONT へ格納する

SWAP D2 D2 の上位, 下位ワードの入替えを行う MOVE, W D 2, RMNDR 余りを RMNDR へ格納する

12.2 データ転送命令の応用例

12.2.1 単純なデータ転送

ここでは単純なデータ転送の例を示す。オペランドサイズとしてバイト、ワード、ロン グワードのものを使用した。また、アドレス形式としては、データ レジスタ直接形式、 アドレス レジスタ直接形式、アドレス レジスタ間接形式、デュスプレースメント付/イン デックス付アドレム レジスタ間接形式。 イミディエイト データ形式を適宜組み合せた。 データレジスタ、アドレスレジスタ、メモリの間で、種々のサイズのデータを、いろいろ たアドレス形式を使用して転送している。

| | ORG | \$1000 | 開始アドレス=\$1000 |
|---|-----------|--------------|-----------------|
| | MOVE .B | DATA 1, DO | \$04→D0 |
| | MOVE . W | DATA 2, D1 | \$ 1020→D1 |
| | MOVE .L | DATA 3, D 2 | \$ 30405060→D 2 |
| | MOVEA . W | #\$10FF,A0 | \$000010 FF→A.0 |
| | MOVE ,B | DO, (AO) | \$04→\$10FF 番地 |
| | MOVE . W | D1,1(A0) | \$10→\$1100 番地 |
| | | | \$20→\$1101 番地 |
| | MOVE .L | D2 -1(A0,D0) | \$30→\$1102 番地 |
| | | | \$40→\$1103 番地 |
| | | | \$50→\$1104番地 |
| | | | \$60→\$1105 番地 |
| 1 | DC .B | \$4 | DATA1 の定数定義 |
| 2 | DC .W | \$1020 | DATA 2 の定数定義 |
| 3 | DC ,L | \$30405060 | DATA3 の定数定義 |

DATA 12.2.2 ブロック転送

DATA DATA

まとまった量のデータ転送をプロック転送とよぶことが多い。 68000 では 16M バイト までのブロック転送を数命令で実行できる。しかし実際には、大量のデータを転送する場 合には、より高速転送のできるダイレクト メモリ アクセス法 (DMA) を利用する場合が 多い、したがって命令によるブロック転送は、比較的少量のデータ転送に通している。以 下にブロック転送オログラムの例を示す

| | MOVEA ,L | SPOINT . A O | ソースのポインタを設定する |
|--------|----------|--------------|-------------------|
| | MOVEA .L | DPOINT, A 1 | デスティネーションポインタを設定 |
| | | | する |
| | MOVE .L | COUNT, DO | 転送語数を設定する |
| LOOP | MOVE .W | (A0)+,(A1)+ | データ転送を行う |
| | DBRA | DO,LOOP | D0 を1歳ずる、結果が-1でない |
| | | | と LOOP へ分岐する |
| SPOINT | DC .L | \$10000 | ソース ボインタのスタート アドレ |
| | | | X |
| DPOINT | DC .L | \$20000 | デスティネーション ポインタのス |
| | | | タート アドレス |
| COUNT | DC .L | 1000 | 転送器数 |

12.2.3 プログラム スタック (Program STACK)

68000 には、2章で述べたように、システム スタックとしてスーパパイザンステム スタックとユーザンステム スタックがある。これらのスタック ボインタとして、アドレスレジスタ A7 を割り当てている。 本節ではこのようなシステム スタックではなく、プログラムの中で必要に応じて作ることができるプログラム スタックの親皮について説明する。フェクラムスタックを実現するためには、アドレス レジスタ A0 から A6 の T 水の T ドレス レジスタのうちの 1 つを使用してポスト インクリメント。 あるいはブリデクリメントアドレス レジスタ Mixeの アドレス 形式を伴うデータ 転送命令を用いる。より豪始が彼少する万向にプログラム スタックを振ぶたる命令、プレン(グータの格的)としてブリデクリメントアドレス レジスタ間接形式の MOVE 命令を、ポップ(データの幕動化)にはポスト インクリメントアドレス レジスタ間接形式の MOVE 命令を、ポップ(データの幕動化)にはポスト インクリメントアドレス レジスタ間接形式の MOVE 命令を、ポップ(データの幕動化)




図 12.9 スタック操作上の注意

モリ番地が増加する方向にプログラムスタックを構成する場合には MOVE 命令のアドレス形式としてブッシュにはポストインクリメント間接を、ポップにはブリデクリメント間接を用いる。

この操作を 12.9 を用いて、以下に説明する。

- (1) ブリデタリンソトアドレスレジスタ間接形式の MOVE 命令において、65000 は アドレスレジスタを aの値だけデタリメントした後で、そのレジスタをスタックのポイン タとして用いる。したがってアドレスレジスタにはスタックの売頭番地+aの値を初期 酸泡しておく必要がある。ここで aはオペランド サイズがはバイトのとき 1, ワードの トキタ、ロングワードのトきょである。
- (2) ポストインクリメントアドレス レジスタ間接形式の場合。189000 社アドレス レジスタをブログラム スタックのポインタとして用いた後、インクリメントする。 したがって命令実行後、レジスタの値には、α (α の値は(1) と同様) が加算される。
- (3) バイトデータとワード データ(ロング ワード データも含む)とをプログラム メタック内に混在させて記憶する場合には、後にプログラムスタックからそのデータを再 び読み出すさきに配列取りを起さないように、プログラム作成上の注意が必要である。す なわら、オペランド サイズがフードやロング ワードの場合には、実効アドレスが常に偶 数になるようにしなければアドレス エラーが生ずる。したがってバイト データを扱う場 合には、ダーのバイト データを本来のバイト データに付加し、ワード データのように して扱うような記慮も必要となる。

次にスタック形記憶の例として以下に数値計算の一方法を示す。

 $X = A + B \times (C + D)$

これを逆ポーランド記法を用いて書き換えると次のようになる。 X=ABCD+×+ (A0)+,D0

メモリ番地が小さくなる方向に構成されたプログラム スタックを用いて、上式を実行するプログラムを作成すると次のようになる。

MOVEA .L #STKP+2.A0 スタック ポインタ A0 を初期設定する MOVE . W INPUT. -(A0) A をプログラム スタックに格納する MOVE . W INPUT. - (A 0) B をプログラム スタックに絡続する MOVE , W INPUT. -(A 0) C をプログラム スタックに格納する MOVE . W INPUT, D0 D を D0 に終納する ADD . W (A0) + .D0C+DMULS . W (A0)+,D0 B(C+D)

この何では、外部入力装置 (INPUT 香地に割り付けられている) から16 ピットのデータを耐次入力する、68000 の入力動作に同期して外部入力機器は 680000 への出力動作をしていると仮定している、このブログラムでは数値の入力派にブログラム アメスキックでこれを記憶していくため、データ レジスタを用いないですむことや、アが式に AO 修 節を用いているので命令パイト数が少なくたるなどの特徴をもつ。 68000 はスタックに対して循・領域を行えるため、シャルラスタックマンと同様の機能が専用でおった。

A+B(C+D)

12.2.4 +a- (OUEUE)

ADD .W

キューはスタックと開催に、アドレスを示すポインタを更新したがらデータを格納した り読み出したりするものである。しかしスタックが、あとから締納したデータから順に競 み出す(Last-in-First-out=LIFO)のに対してキューではさぎに格納したデータから順に 競头出す(First-in-First-out=FIFO)ことが特徴となっている。このようにキューでは 接触した原序と同じ順序でデータを読み出すため、データ格納用ポインタとデータ競出し 用ポインタの対が必要である。このように、プログラムでキューを構成するために、AO から A6 までのアドレス レジスタのうる 2本を使用する。 メモリ番地が増加する方向に キューを構成する場合には、データ格納とデータ設出しを行う MOVE 命令のアドレス形 式として、実にポストインタリメントアドレス レジスタ間接形式を用いる。定にメモリ 番地が減少する方向にキューを構成する場合には、共にブリデクリメントアドレス レジ 多間接のアドレス形式を用いる。

スタックは LIFO であるのでデータ格納とデータ設出しの頻度が同じ程度ならスタッタ 領域に大きた常数はない。しかしキューはFIFO のため、データ格納が続くときキュー領 域はそれに応じて増加し続ける。これを釣ぐためには、次のようなキューの提作をプログ

ラムで工夫する必要がある。プログラムでキューの容量を指定して、データ格納用ポイン タの内容がこの指定値を超えたら。データ格納用ポインタを初期値(キューの格納開始番 地) に再設定する、同様に、データ院出しポインタの内容がキュー容量指定値を超えたら 初期設定を行う、このようなデータ格納用ポインタとデータ読出し用ポインタを初期値に 再設定したがら用いるキューを循環バッファとよぶ、循環バッファを構成する場合、デー タ格納用ポインタの内容とデータ読出しポインタの内容の差を常に監視して、いわゆるオ ニバランが生じたいようなプログラム上の注意が必要である。

13 算術論理演算命令

この章では、各算網線理貨第命令についてその機能を設別する。各命令のソース オペラ ンドおよびデスティネーションオペランドに許されるアドレス形式については、付難の妻 を参照されたい、また各命令のコンディションコードの変化については6章を参照され たい、さらにオペランド サイズに関しては通常の命令ではイチ, ワード, ロンダ ワー ドの3種類が使用可能である。特本制限がある場合の太初別を加える。

13.1 算術演算命令

算術演算命令には加算、減算、乗算、除算のほか補数、比較、テスト、エクステンド、 クリア命令がある。以下各命令毎に説明する。

13.1.1 加 算 命 令

加算命令には ADD、ADDA、ADDI、ADDQ、ADDX 命令の5種の命令がある。このうち ADDX は多倍■温加算命令であり、13.1.4 項で説明する。

a. ADD (Add Binary) 命令! この命令はデータの加算に使用する命令であり、デ スティネーション ポペランドの内容にソース オペランドの内容を加算し、結果をデスティネーションに格納する。

デスティネーション オペランドにアドレス レジスタを指定すると、命令の機能がコン ディッ・ン コードの変化も含めて ADDA 命令に一数する。

[†] ADD $\langle ea \rangle$, D_n $D_n + \langle ea \rangle \longrightarrow D_n$ ADD D_n , $\langle ea \rangle$ $\langle ea \rangle + D_n \longrightarrow \langle ea \rangle$

 ADDA (Add Address) 命令[†]
 この命令はアドレス データの加算に使用する命 令である。デスティネーション オペランドで指定したアドレス レジスタ An にソース オ ペランドの内容を加算し、結果をアドレス レジスタ An に終納する。 オペランド サイズ はワードおよびロング ワードに制設されておりバイトは指定できたい、ワード長の油質が 指定された場合には ソース オペランドの 符号ビット (ビット 16)を 拡張して ロングワー ドデータとして加算を行う。

ADDA 命令はアドレス データを加算するための命令なので、 コンディション コードは 変化しない。

- e. ADDI (Add Immediate) 命令¹² この命令はデスティネーション オペランドの 内容にイミディエイトデータを加算し、結果をデスティネーションに格納する命令であ る。オブジェクト コードではイミディエイト データが命令ワードの次に付加される。 デ スティネーション オペランドにアドレス レジスタを指定することはできない。 アドレス レジスタにイミディエイト データを加算するには ADDA 命令を用いる。
- d. ADDQ (Add Quick) 命令¹³ この命令は ADDI 命令と同様にイミディエイト デ ータの加算をする命令であり、データに対する加算とアドレス データに対する加算のどち らにも使うことができる。イミディエイト データの範囲は1から8までに限定されている が、この節囲のデータなら ADDI 命令より ADDO 命令のほうが命令バイト制が少たく 命 令実行時間が短い、たとえばデータ レジスタへ加算する場合の命令バイト数と命令クロ 。 ク サイクル教を比較すると次のようになる。

| | | 命令兵 | 実 行 時 間 |
|----------|--------|------|-----------|
| W. QCICA | \$2,D0 | 2パイト | 4クロックサイクル |
| ADDI.W | \$2,D0 | 4パイト | 8クロックサイクル |

クイック命令ではイミディエイト データが命令ワード中の3ビットで示されるために 命令バイト数が少ない。またイミディエイト命令と異なりイミディエイト データを読み出 すサイクルが不要なため実行時間が短い。

オペランド サイズはアドレス レジスタを使うときにのみワードまたはロング ワードに 制限される.

ti ADDA (es), An An+(ea) --- An †2 ADDI $\sharp (\vec{r} - \vec{r})$, (ea) $\langle ea \rangle + \sharp (\vec{r} - \vec{r}) \longrightarrow \langle ea \rangle$

^{†3} ADDO 以データ〉、(ea) (es)+以データ>---(es)

13.1.2 減 算 命 令

減算命令には SUB, SUBA, SUBI, SUBO, SUBX 命令の 5 額の命令がある。これらの命 令のアドレス形式、コンディションコード、オペランドサイズは、それぞれ対応する加 篦命令の場合と一致する.

なお SUBX 命令は 13.1.4 項で説明する。

a、 SUB (Subtract Binary) 命令¹¹ この命令はデータの滅算に使用する命令であ る。デスティネーション オペランドの内容からソース オペランドの内容を滅算し。 結果 をデスティネーションに格納する。

デスティネーション オペランドにアドレス レジスタを 指定すると命令の機能がコンデ ィション コードの変化も含めて SUBA 命令に一致する。

SUB 命令を実行すると、演算結果によりコンディションコードが設定される。 C フラグ はポローが発生するとセットされ、それ以外のときはクリアされる。他のフラグの変化は ADD 命令と等1.い

b. SUBA (Subtract Address) 命令² この命令はアドレス データに対する諸策に 使用する命令である。 デスティネーション オペランド で指定したアドレス レジスタ An の内容からソース オペランドの内容を蔵算し、結果をアドレス レジスタ An に格納する オペランドサイズはワードおよびロングワードに制限されておりバイトは指定できない。 ワード長の演算が指定された場合にはソース オペランドの 符号 ビット (ビット16) を拡 張してロング ワード データとして減算を行う。

SUBA 命令ではコンディションコードは変化しない。

e. SUBI (Subtract Immediate) 命令^{t3} この命令はデスティネーション オペラン ドの内容からイミディエイトデータを演算し、結果をデスティネーションに格納する命令 である。オブジェクト コードではイミディエイト データが命令ワードの次に付加される。 デスティネーション オペランドにアドレス レジスタを指定することはできない。 アドレ ス レジスタからイミディエイト データを凝算するには SUBA 命令を用いる。

d. SUBQ (Subtract Quick) 命令! この命令は SUBI 命令と同様にイミデュエイト

| 11 | SUB | (ea), Dn | $D_{\rm B} - \langle e_{\rm B} \rangle \longrightarrow D_{\rm B}$ |
|----|------|-------------|---|
| | SUB | Dn. (ea) | $\langle e_8 \rangle - D_B \longrightarrow \langle e_8 \rangle$ |
| 12 | SUBA | (ea), An | $An - \langle ea \rangle \longrightarrow An$ |
| 13 | SUBI | 〈データ〉, 〈en〉 | (ea)-#(データ) → (ea) |
| 14 | SUBQ | ⟨データ⟩, ⟨ea⟩ | (ea)-#(¬+ + > → (ea) |

データを演算する命令であり、データに対する演算とアドレスデータに対する演算のども たもし使うことができる。イドディエイトデータの範囲は1から8までに限定されている が、この範囲のデータなら SUBI 命令より SUBQ 命令のほうが命令パイト数が少なく、命 令実行実調が短い、アドレス レジスタを使うときオペランド サイズはワードまたはロン グワードに衝撃される。

13.1.3 補 數 命 令

補数命合には NEG, NEGX 命令の 2 種の命令がある。 NEGX 命令は次の多倍精度演算の 項で説明する。

NEG (Negate Binary) 命令! この命令はデスティネーション オペランドの内容を ゼロから滅算し、デスティネーションへ格納する命令である。

コンディション コードの設定は SUB 命令と同様に行われる。

13.1.4 多倍精度演算命令

68000 ではデータ レジスタが 32 ビット長であるので、33 ビット以上のデータを安すに は、いくつかのレジスタまたはメモリを使ってデータを表すことになる。この多倍精度の 演算を行うための命令が ADDX、SUBX、NEGX である。

a. ADOX (Add Multi-precision) 命令? この命令はゲスティネーション オペランドの内容と ソース オペランドの内容と X ファクを加算してデスティネーションへ起給する合令である。 別往に示すようにデータ レジスタ間の 加算およびメモリ間 (ブリデクリメント アドレス レジスタ間接近で指定) の加算ができる。

多倍精度加算の原理を図13.1に示す。 下位の桁どうしから加算を始め、上位の桁への キャリィは、その有無を X フラダ^ル(&ベージ) に配達しておき、上位桁の加算のときに X



22 13.1 多借税股票

| 11 | NEG | (ea) | $0 - \langle e_{R} \rangle \longrightarrow \langle e_{R} \rangle$ |
|----|------|--------------|---|
| 12 | ADDX | Dy. Dx | $D_X+D_Y+X \ \neg \ni \mathscr{I} \longrightarrow D_X$ |
| | ADDX | -(Av), -(Ax) | $(Ax)+(Ay)+X \ 7 \ 9 \ / \longrightarrow (Ax)$ |

フラグの内容も含めて加算することにより実現する.

コンディションコードは2フラダを除いて通常の ADD 命令と同様に変化するP. 2フ ラカは演算観光が非セの場合ラリフされ、ゼロの場合は変化しない、この機能を使えば 多倍精度数全体の演算器乗がゼロであるかないかの判別に Zフラグを使うことができる。 この方法を図13.2に示す。 まず多倍精度演算ループに入る影に Z フラグを立てておく。 も 1.海電ループの冷中で確認新要が

非セルになると、2 フラクがクリア されるので、ループを抜けたときに 多倍納度数がセーでないことがわか も、また演算ループの途中の演算結 果がすべてゼロのときには、2 フラ が近ったませでループを抜けるの で、多倍精度数がゼロであることが

わかる。



次に多倍精能加算のファイラル側を示す。 図13.2に示すように2つの4フードデータがそれぞれパキリに格納されている。 アドレス レジスタ AO および A1 が各先週アドレスを指して示しているものとする。 ブログラムではまず AO, A1 の値を8増して下分が容指し示すようにする。49 ードの加算ができるようにループカウンタ用のデータレジスタ DO に3をセットする。 MOVE #\$ 04, CCR命令で Z フラグをモットし他のフラグをクリアする。 次に加算ループに入るが、このループは X フラッド 産業化を与えない DBRA

ADDO .L #8.AD 下位前のボインタフドレスをセット する. ADDO .L. #8.A1 MOVEO .L #3.DO ループ カウンタ セット MOVE \$\$ 04. CCR X フラグ クリア L01 ADDX -(A0) - (A1)拡張加算

このループを抜けたとき、X, Z, N, V の各フラグはそれぞれ、多倍精度数全体に対す

DO.L01

命令を用いて作る。

DARA

^{1 (}前ページ) 参館精度演算命令では拓上げ情報を X フラダに記憶させている。このため 多倍精度調算ループでは ルーブ中の他の命令が X フラダを変化させてはいづかい、DBCの命令や CLR 命令などは、X フラダを変化させいため、ループの中に含めてよい、C フラダは多くの命令で変化するため拓上げ情報の保持には適さない。

^{12 6}章参照

ードデータへ変換する命令である。 こ

るキャリィ。ゼロ、負、オーバフローを示している。

b. SLEX (Subtract Multi-precision) 命令[†] この命令は、デスティネーションオペランドの内容からソースオペランドの内容と X フラグを演算して、デスティネーションに絡納する令令である。データレジスタ間の疲算およびメモリ間の減算ができる。

多倍精度数の減算は、下位の桁からのボローを X フラグに記憶しておき、次の桁の減 算で X フラグを含めて減算するとにより実現される。

e、NEGX(Negate Multi-precision)金骨¹⁷ この命令は、ひからデスティネーショ ソポペランドの内容と X フラグの内容を 液算して、デスティネーションへ 樹齢する命令 である。この命令を使って多種精度数全体の複数をとることができる。 コンディションコ ー Fix SURX 令針と同様な変化など。

13.1.5 クリア命令

CLR (Clear Operand) 命命^わ この命令は、デスティネーション オペランドの全 ビットをゼッにクリフする命令である。 コンディション コードに関しては、X フラグが 変化せず、Z フラグがセットされ、他のフラグはクリアされる。

13.1.6 符号拡張命令

EXT (Extend) 命令¹ データ レジスタの符号ビットにあたるビットを上位方向にコピーすることにより、パイトデータをワード データへ、 またはワード データをロングワ

| 3 | T. | の様子を図13.3に示す。 オペランド サ |
|-----------|-------------|-----------------------|
| 11 10 | 安化なし 1…110… | イズがワードの場合, データ レジスタの |
| EXT. L Dn | EXT. W Dn | ピット7を8~15ビットに拡張し、オペ |
| ■ 13.3 | 符号拡張命令の操作 | ランドサイズがロングワードの場合。 |

ビット $15 \div 16 - 31$ ビットに拡張する。 コンディション コードの X フラグは変化せず、V フラグ、C フラグはせロに $9 \div v_p$ ト され、N フラグ、C フラグは演算結果により ψ_p ト される。

| | SUBX | -(Ay), -(Ax) | $(Ax)-(Ay)-X \ 79 \mathscr{I} \longrightarrow (Ax)$ |
|----|------|--------------|---|
| 12 | NEGX | (ea) | 0-⟨ea⟩-X フラグ ⟨ea⟩ |
| 13 | CLR | (ea) | 0 ⟨ea⟩ |
| †4 | EXT | Dn | |
| | | | n ∨ x n = r n + ≥ 15 x = 1 H - 16~21 x = |

13.1.7 テスト命令

TST (Test) 命令[†] この命令は、デスティネーション オペランドが負であるかゼロ であるかをコンディション コードの N フラグまたは Z フラグヘセットする命令である。 Xフラグは影響されず。VフラグとCフラグはゼロにリセットされる。テスト命令は、 オペランドが正。負。ゼロのいずれかによってブランチするための条件づくりに使わ 11. 3.

13.1.8 比 飲 命 今

比較命令は、 デスティネーション オペランドの内容からソース オペランドの内密を減 算し、コンディションコードをセットする命令である。各オペランドの内容は比較命令の 実行後にも変化しない。通常、比較命令のあとにブランチ命令を置き条件ブランチを実現 する.

68000 の比較命令には CMP, CMPA, CMPI, CMPM 命令の 4 種類がある。

a. CMP (Compare) 命令¹⁷ この命令は、デスティネーション オペランドで指定1 たデータレジスタ Dn の内容から実効アドレスで指定したソース オペランドの内容を減 算し、その結果に従ってコンディション=ードを設定する命令である。データレジスタの 内容は変化しない、実効アドレスにはすべてのアドレス形式が可能であるが、アドレス レ ジスクを指定するときにはバイトサイズのオペレーションはできない。

次に CMP 命令を用いた最大値検索のブログラム ■ を示す。図13.4に示すようにアドレス レジスタ A 0 で指し示されるメモリ領域に、検索用データが収納さ れているテーブルがあるとする。データはワード長の ゼロでない符号なし数で、テーブルの終りにはゼロが 入っているとする。初期設定と1.でレジスタ DO をク リアする。まずテーブル内のデータをレジスタ D1 に 取り出す。取り出した内容がゼロであればテーブルの 終りたのでこのルーチンを終了する。ゼロでかければ データレジスタD1, D0 の内容を比較し大きい方の値を D0 にセットして次の比較へすす



図 13.4 最大値検索プログラムの 9-2

^{†1} TST (ea) 0-(μα)---フラグへ万時

^{†2} CMP (ea), Dn Dn-(en) → フラグへ反動

む. このルーチンを終了したときには、データ レジスタ D0 に最大値を得る。

| | CLR | D O | データ レジスタのクリア |
|------|------|----------|--------------------|
| | | | |
| L01 | MOVE | (A0)+,D1 | データを D1 へ取り出す |
| | BEQ | NEXT | テーブルの終りであれば NEXT へ |
| | CMP | D1,D0 | 比較 |
| | BHI | L01 | 小さければそのまま次のデータへ |
| | MOVE | D1,D0 | 大きければ D0 ヘセット |
| | BRA | L01 | 次のデータへ |
| NEXT | EOU | * | NEXT STEP |

- b. CMPA (Compare Address) 命命! この命令は、デスティネーションボベラ ソドで指定したアドレス レジスタ An の内容からソース オペランドの内容を模算し、結 果に従ってコンディション コードを設定する命令である。 アドレス レジスタの内容は変 化したい、ポペランド マイズはワード、ロンダ ワードの 2種類が指定でき、ソース オペ ランドの単例 アドレスにはすべてのアドレス形式が指定でき。
 - c. CMPI (Compare Immediate) 命令!! この命令は、デスティネーション オペラ ンドの内容からイミディエイトデータを演算し、結果に従ってコンディションコードを設 守する命令である。デスティネーション オペランドの内容は変化しない。
 - d. CMPM (Compare Memory) 命令¹ この命令は、デスティキーション オペランドの内容からリース オペランドの内容を模算し、結果と使ってコンディションコードを設定する命令である。両オペランドともポストインタミストアドレス レジスタ間接形式でアドレョンングされるので、メモリの内容を確認と比較する場合で便利な命である。

13.1.9 乗 算命令

乗算命令には符号付および符号なしの乗算命令がある。乗算命令は、データ レジスタの 下位 16 ビットのデータとソース オペランド 16 ビットのデータとを乗算し 32 ビットの積 をデータ レジスタに格納する命令である。

a. MJLU (Unsigned Multiply) 命令¹¹ この命令は2つの符号なし16ビット整数を乗算し、符号なし32ビット整数を求める命令である。ソース オペランドの実効アドレ

| †1 | CMPA | (ea), An | An-〈es〉 フラグへ反映 |
|----|------|-------------|------------------------------|
| 12 | CMPI | 並(データ)。(en) | ⟨ea⟩ - #⟨f' - β⟩ - ¬ ¬ ¬ f f |

^{†2} CMPI #(データ), (en) (ea) #(データ) → フラダへ反映 †3 CMPM Ay@+, Ax@+ (Ax)-(Ay) → フラダへ反映

^{†4} MULU $\langle ea \rangle$, Dn $Dn \times \langle ea \rangle \longrightarrow Dn$

スは、アドレス レジスタ直接形式を除いて他のすべてのアドレス形式で指定することがで きる。 特にデータ レジスタを指定するときにはそのレジスタの下位 16 ビットのみが取り 出され、上位16 ビットは無視される。 デスティネーション オペランドに指定したデータ レジスタには32ビットが全部格納される。

演算結果によって、コンディション コードの Z フラグと N フラグがセットまたはクリ アされる。2つの16ビット書の積を32ビットで表すので、オーバフローが記さることは たく V フラグおよび C フラグはクリアされる。また X フラグは影響されない。

次に2つの符号付32ビット整数を乗算し、符号付64ビット整数を求めるサブルーチン の例を示す。 このプログラムは、 データ レジスタ D0 および D1 にある 2 つの 符号体 32ビット整数の積を求め、下位32ビットをD0に、上位32ビットをD1に出力す - るルーチンである。MULU 命令では 16 ビット整数どうしの渡しか求められない。そこで図 13.5 に示すように部分積を求め、後に加算する方法をとる。 プログラムでは STEP 0 で



図 13.5 32ビット発算の部分権

2つの数の符号を調べ、正の数に 直し、彼の符号をD7に記憶す る. STEP1 では部分稽を求める ためデータを図13.6のようにレ ジスタに設定する。STEP2 で各 部分積を求める。 部分積 AD と BC の MSB はゼロなので、STEP 3 で和を求めたときキャリィは発 生しない、STEP4で64ビットの 積を求め、STEP5 で符号をセッ トする。




図 13.8 各ステップでのレジスタ内容

| MUL 64 | EQU | | |
|--------|----------|--------|-------------------------|
| | CLR, W | D7 | |
| STEP 0 | TST.L | DO | D0 データの符号を調べる |
| | BPL.S | SIGN 2 | |
| | NEG. L | DO | 負なら正に直す |
| | NOT.W | D 7 | |
| SIGN 2 | TST.L | D1 | D1 データの符号を調べる |
| | BPL.S | STEP 1 | |
| | NEG. L | D1 | 負なら正に直す |
| | NOT, W | D7 | 積の符号を D7 に記憶する |
| STEP 1 | MOVE.L | D0,D2 | |
| | MOVE.L | D1,D3 | |
| | SWAP | D2 | |
| | SWAP | D3 | |
| | MOVE.L | D0.D4 | |
| STEP 2 | MULU | D1, D4 | 部分積 BD |
| | MULU | D2,D1 | 部分積 AD |
| | MULU | D3,D2 | 部分積 AC |
| | MULU | D0,D3 | 部分積 BC |
| STEP 3 | ADD . L | D1,D3 | AD+BC |
| | CLR . L | DO | |
| | CLR.L | D1 | |
| | MOVE, W | D3,D0 | |
| | SWAP | DO | $(AD+BC)_L$, 0 |
| | SWAP | D3 | |
| | MOVE, W | D3,D1 | 0, (AD+BC) _R |
| STEP 4 | ADD . L | D4,D0 | 下位 32 ビット |
| | ADDX . L | D2,D1 | 上位 32 ビット |
| STEP 5 | TST. W | D7 | |
| | BEQ. S | EXT | |
| | NEG. L | D0 | 負のとき補数に直す |
| | NEGX . L | D1 | |
| EXT | RTS | | |
| | END | | |

b. MULS (Signed Multiply) 命令 この命令は、2つの符号付16ビット整数を乗 算し、符号付32ビット整数を求める命令である、演算は符号付の算術演算で行われる。 オペランドのアドレス形式。扱うビット長およびコンディション コードの変化は、MULU 命令と等しい。

[†] MULS $\langle ea \rangle$, $Dn = Dn \times \langle ea \rangle \longrightarrow Dn$

13.1.10 除 第 命 余

除筆命令には符号付および符号なしの除筆命令がある。除算命令はデータ レジスタの 32 ビットの整数をソース オペランドの 16 ビット整数で除算し、 商と会りを データ レジ スタに格納する。 図13.7に示すように結果の

DO 32E - F-9

\$5 EX 25

除数

32 ビットの内容は次のとおりである。

(1) 縮は下位ワード(下位16ビット)に格 納されている.

D0 介 9 商 (2) 余りは上位ワード(上位16ビット)と 図 13.7 除質合金 終納されている。

符号付および符号なし除算命令はともに次の2つの特別な実行結果がある。

- (1) 0で割るとトラップが生じ、プロセッサは例外処理を開始するた
- (2) 命令完了前にオーバフローを検出すると、V フラグがセットされ命令は寥行され ない。この場合データレジスタの値は更新されない。
- a. DIVU (Unsigned Divide) 命令¹² この命令はデータを符号なしの数とみなして 除算する命令である。 ソース オペランドはアドレス レジスタ直接形式を除いて、他のア ドレス形式で指定することができる

この除算命令はデータのビット長の関係からオーバフローが生じやすいので注意を要す る。たとえばデータ レジスタの 32 ビット目に 1 が立っているとき、これを 1 で割ると、商 は32ビット データとなり16ビットに収まりきらないためオーバフローとなる。そこで 次のようなプログラムを使うことにより除算でのオーバフローを起さないようにすること ができる。 このプログラムでは 32 ビットのデータを上位 16 ビットと下位 16 ビットに分 けて 16 ビットのデータで割って S2 ビットの商と 16 ビットの余りを得る。 被除数はデー タ レジスタ D0 の 32 ビットに、除数はデータ レジスタ D2 の下位 16 ビットに終納され ているとする。 まず被除数の下位 16 ビットをデータ レジスタ D1 に移し、上位 16 ビッ トをレジスタ D0 の下位側へ移す。上位 16 ビットのデータをデータレジスタ D2 の除 で割ると、商が D0 の下位へ、余りが D0 の上位へ入る。この除算では、16 ビット デー タを 16 ビット データで割ることになるので、オーバフローが発生することはない。次に この余りと D1 に格納された被除数の下位 16 ピットを加え、これを除数で割る。 この除

^{†1 8} 空余照

^{†2} DIVU $\langle ea \rangle$, $Dn = Dn \div \langle ea \rangle \longrightarrow Dn$



算でもオーバフローは発生しない。 下位側の商を データ レジスタ D0 の 下位 16 ビット に移せば、D0 合体で32 ビットの商となる。このルーチンにおけるレジスタ内容の変化を 図 13.8 に示す。

> CLR DI MOVE.W D0.D1 被除数の下位16ビット SWAP DΩ ANDI .L #\$FFFF, DO 被除数の上位16ビット DIVU D2 D0 除数で割る。 SWAP DO SWAP D1 MOVE,W DO.D1 余りを下位16ビットに移す SWAP D 1

このルーチンを出るときに、余りはデータ レジスタ D1 の上位 16 ビットに入っている。

下位。上位の商を合成する

b. DIVS (Signed Divide) 命令 この命令はデータを符号付の数とみなして除算 する命令である。オペランドのアドレス形式、扱うビット長およびコンディションコード の変化は DIVU 会会と同じである。

余りが0でたい場合。会りの符号は常に被除数と同じになる。たとまば、次のルーチン に示すように-12を5で割ると、商は-2となり、余りが-2となる。

> MOVE .L #-12.D2 セットデータ DIVS #5.D2 -12/5D2, QUONT MOVE . W -2(前) SWAP D2 MOVE.W D2, RMNDR -2 (会り)

DIVII

D2 D1 MOVE .W

D1,D0

[†] DIVS (ea), Dn Dn+(ea) --- Dn

13.2 論理演算命令

68000の論理演算命令には趣理機、論理和、排他的論理和および否定命令がある。イミディイト 論理命令と否定命令を除いた通常の論理命令では、興賞は必ずデータレジスタを指のオポランドとの間で行われる。ソース オペランドにアータレジスタを指定した場合 ダスティネーション オペランドにはアドレス レジスタ直接形式ままびディスプレースメント付/インデッタス付ブログラムカウンタ相対形式を除いた。他のアドレス形式を用いることができる。またデスティネーション オペランドにデータ レジスタを指定した場合には、ソース オペランドにアドンス レジスタ直接形式を除いた他のアドレス形式を用いることができる。アドレス レジスメラ西チ形式を強いた他のアドレス形式を用いることができる。アドレス レジスメラのデーターに論理検索を除いた他のアドレス形式を用いることができる。アドレス レジスメラのデーターに論理検索を行うことはできたか。

コンディションコードの変化は、イビディニイト論理命令でコンディションコードレ ジスタまたはステータスレジスタ正直接論理演算を強い場合を除くと、どの論理検定でも 共通で、6型の表も.2に示したようになる。この表によればス、N フラダが変化し、C, V フラグはタリアされる。また X フラグは前の値が発持される。

適間演算のオペランド サイズはパイト、ワード、ロングワードのすべてが可能である。 イミデュエイト適間災罪命令 (ANDI, ORI, ECRI) ではデスティネーションオペランドと レてコンディションコード レジスタまたはステータス レジスタを指定できるが、これら については特権命令にもなるので、16、17 歌にて成かて説明する。

a. AND (Logical AND) 命令¹ この命令は、デスティネーションオペランドの内容との論理積をとり、デスティネーションへ格納する命令である。

AND 命令の使用例としては、ビット データの不要な部分にマスクをかけて消し、必要な ビットのみを要す機作に用いる場合がある。 たとえば ASCII コードから数値データを取 り出す場合がそう である。 数字の 0から 9 を要す ASCII コードは「選挙でそれぞれ **397、**317、***、**339**である。 そこで データ レジスタ DOに数字コードが入っている とき下のプログランタン 5 にして下位 4 ビットの入取り出せば葉値データに変換できる。

AND.L MASK, DO

MASK: DC.L \$000F マスクデータ

[†] AND $\langle e_8 \rangle$, D_n $D_n \cdot \langle e_8 \rangle \longrightarrow D_n$ AND D_n , $\langle e_8 \rangle \cdot \langle e_8 \rangle \cdot D_n \longrightarrow \langle e_8 \rangle$

h. ANDI (AND Immediate) 命令¹ この命令は、デスティネーション オペランド の内容とイミディエイトデータとの論理徴をとり、デスティネーションへ格納する命令で ある.

AND 命令で示したプログラムを ANDI 命令で書き直すと

ANDI.L #\$0F, DO

となり、マスク情報が命令中に含まれるためわかりやすくなる。

e. OR (Inclusive OR logical) 命令だ この命令は、デスティネーション オペラ ッドの内容とソース オペランドの内容の論理和をとり、デスティネーションへ格納する命 今である.

OR 命令はあるビット位置に無条件に1を立てるときや、データの一部に他のデータを はめこむときに用いることもできる。後者の一例として、ASCII 文字データで2 進化 10 准数の 2 桁がデータ レジスタ D0 と D1 に入っているとき、 データ レジスタ D0 に 2 進 化10 進数値をパックするルーチンは以下のようになる。

ANDIL #8 OF . DO

LSL .W #4.D1

OR B D1.D0

d. ORI (Inclusive OR Immediate) 命令だ この命令は、デスティネーションオベ ランドの内容とイミディエイト データとの論理和をとり、デスティネーションへ格納する 命令である.

e. EOR (Exclusive OR Logical) 命令 この命令は、デスティネーション オペラ ンドの内容とソース オペランドの内容との排他的論理和をとり、デスティネーションへ格 納する命令である。 EOR 命令では AND 命令。OR 命令と異なり、ソース オペランドがデ - タ レジスタのみに限定されている.

4. EORI (Exclusive OR Immediate) 命令だ この命令は、デスティネーション オベランドの内容とイミディエイト データとの排他的論理和をとり。 デスティネーショ ソへ絡納する命令である。

| †1 | AND1 | \$(データ), | (ea) | (ea)-#⟨F-∅⟩ → ⟨ea⟩ |
|----|------|----------|------|---|
| †2 | OR | (es), Dn | | $D_n \lor \langle e_a \rangle \longrightarrow D_n$ |
| | OR | Dn, (es) | | $\langle ea \rangle \vee Dn \longrightarrow \langle ea \rangle$ |
| 13 | ORI | さ(データ)。 | (ea) | ⟨ea⟩∨#⟨データ⟩ ⟨ea⟩ |
| 14 | EOR | Dn. (ez) | | ⟨ea⟩⊕Dn → ⟨ea⟩ |
| 15 | EORI | さくデータン. | (es) | (ea)⊕# f - 9 - (ea) |

g, NOT (Logical Complement) 命令だ この命令は、デスティネーション オペラ ンドの内容の1の補数をとり (各ビットを反転させ)。 デスティネーションへ格納する命 会である

13.3 2 進化 10 准数滴篦命令

68000 には2 進化10 進数を消算する加算。減算および補勤命令がある。これらの命令は 1 バイトにつめられた 2 進化 10 進數 BCD (Binary Coded Decimal) の 2 桁を単位とし て物算を行う。そして多数桁の2進化10進整衡算ができるように拡張フラグ(Xフラグ) を含めた確値を実行する。

- a, ABCD (Add Digits) 命令12 この命令は、Xフラグを含めてバイト長のオペラ ンドどうしの2 進化 10 准動加算を行う命令である。 オペランドの指定のしかたけりとい りの方法がある。
 - データレジスタ間 ABCD Dy, Dx
 - -(Av), -(Ax) (2) メモリ間 ABCD

メモリ間の演算では、 どちらのオペランドもプリトデクリメント アドレス レジスタ間焼 形式で指定する。 またオペレーション サイズはバイト長だけが許されている。 本命令で はコンディション コードの N フラグおよび V フラグは、意味が無いため定義されない。 C フラグおよび X フラグは 10 進加算でキャリィが発生したときセットされ、その他のと きクリアされる。2 フラグは物算結果がゼロでないときクリアされ、その他のときは変化 1.たい、したがって多倍結底2准数のときと同じよらに、多

バイトで表現された2進化10進数全体の演算結果がゼロで

あるかを判別することができる。 次に 4 バイト 2 進化 10 進数加算の プログラムを示す。図 13.9 に示すように、2 つの4 バイト2 準化 10 准数がメモリ に絡納されており、ルーチンに入る前に、アドレス レジスタ A 0, A 1 がそれぞれのデータの先頭アドレスを指し示してい るとする。このプログラムではまず各アドレス レジスタを4

图 13.9 2 進化 10 進數細算 番地増加し最下位桁の1つ先のバイトを指し示させる。次に のデータ構造

ti NOT ⟨ea⟩ → ⟨ea⟩ to ABCO Dy, Dx $Dx + Dy + X = \mathcal{I} \mathcal{I} \longrightarrow Dx$ ABCD -(Av)-(Ax) (Ax)+(Av)+X $794 \longrightarrow (Ax)$ ループカウンタに使う レジスタ DOに3をセット1.. X フラグをクリア1... 2 フラグを セットする。この後 BCD 加算のループに入り4パイトの和データを得る。

| | ADDQ .L | #4,A0 | 下位バイト ポイント |
|-----|----------|-------------|--------------|
| | ADDQ .L | #4,A1 | 下位パイト ポイント |
| | MOVEQ .L | #3,D0 | ループ カウンタ セット |
| | MOVE | #\$ 04, CCR | CCR クリア |
| L01 | ABCD | -(A0),-(A1) | 10 進加算 |
| | DBRA | DO 1.01 | |

このルーチンを出たあと、Zフラグは演算結果の4バイト2進化10進数がゼロである かどうかを示しており、Cフラグは4バイト2進化10進数の加算でのキャリィを示して いる.

b. SBCD (Subtract Digits) 命令 この命令は、Xフラグを下位桁からのボロー として、2 進化 10 進数の破算を行う命令である。 オペランドの指定の方法およびオペレ ーション サイズは ABCD 命令と変らない、コンディション コードは、C フラグおよび X フラグが 10 遊数遊算でのボローが発生したときに、セットされ、その他のときにクリア される。他のフラグは ABCD 命令と同じ変化をする。

次のプログラムは図13.9 に示される 4 バイト 2 進化 10 進数の減算を行うルーチンであ る。

| | ADDQ .L | #4,AU | ト位ハイト ポイント |
|-----|----------|-------------|--------------|
| | ADDQ .L | #4,A1 | 下位パイト ポイント |
| | MOVEQ .L | #3,D0 | ルーブ カウンタ セット |
| | MOVE | #\$ 04, CCR | CCR, Zフラグセット |
| L01 | SBCD | -(A0) -(A1) | 10 進減算 |
| | DBRA | DO,L01 | |

このルーチンを出たあと、 Z フラグは結果の 4 バイト 2 進化 10 進数がゼロであるかど りかを示している。C フラグは結果が真数であるか、負の数の補数表示であるかを示して



図 13.10 2 進化 10 遊数減算の数値例


[†] SBCD Dy. Dx $Dx-Dy \longrightarrow Dx$ SBCD -(Av), -(Ax) $(Ax)-(Av) \longrightarrow (Ax)$

いる。 図 13.10 にこのような減算の数値例を示す。 この補罰表示を真教表示に直すには 次の NBCD 命令を使えばよい。

c. NBCD (Negate Digit) 参介! この命令は2進化10進数 510 の補数 または9 の補数をとる命令である。この命令では、デスティネーション オペランドの内容と X フグをせっから引いて、デスティネーションに格納する。 したがって X フラグがりり T されている \hat{c} きには 10 の機数が得られ、また X フラグが立っているときには 90 機数が得られ。 また X フラグが立っているときには 90 機数が得られる。 オペレーション サイズにバイト長だけが許されている。 デスティネーション オペランドの T ドレス カメント付/インデッタ ス付プロ グラム カウンタ 相対形式を除いて他のすべてが可能である。 π ンディション エト 15 SBCD 金カ 回答の ずたやする。

13.4 テストアンドセット命令

TAS (Test and Set Operand) 命令¹ テスト アンド セット命令は、オペランドの 値をテストし、同じパスサイクルでオペランドのビットをセットする命令である。この命 令の動作を図13.11に示す。この命令はマルチプロセッサ システムで共通メモリを誤りな 〈参照するために便称である。



N…MSBに一致する 図 18.11 TAS 命令の動作 X…前の値を保持する

オペランド サイズはバイトのみであり、テストの結果はコンディション コードの N フ ラグまたは Z フラグに反映される。

次にマルチプロセッサ システムで共通メモリを参照する方法を説明する。図 13.12 に示

^{†1} NBCD (ea) 0-(ea) → (ea) †2 TAS (ea) (ea) テスト → cc: (ea) の第7ビットに1をセット

MPU-A

MPU-B

*2:mm

*3 : co

すように2つのプロセッサ MPU-A と MPU-B が共涌メモリをもっており、このメモリ

中に2つのプロセッサが共有する変数があるとす る。共有変数として時刻を表す変数hh, mm, ss を 考えよう、MPU-A は外部からクロックの割込 みにより時刻変数を更新し、また MPU-B は必

い主時初が10時59分59 動とすると時刻姿勢 の値は hh=10, mm=59, ss=59 となっている。 外部からの割込みがあると MPU-A は時刻姿勢

要に応じて時刻変数を参照する。

図 19 12 マルチプロセッサ システム

の値を更新しはじめる。ss=00, mm=00 まで更新したときに、たまたま MPU-B が除刻 変数を参照すると、10時 00分 00秒と読み取られ、本当の時割 11時 00分 00秒とけ異た。 り、誤りとなる。

照りを防止するには共有変数を同時に2つのプロセッサからアクセスしたいようにすれ ばよい。これを相互排除 (Mutual Exclusion) の原理という。

ソフトウェアで相互排除を行うには、共右変数の傘照状態を示すセマフェア たとばれる フラグを用いる。セマフェアの値が1であるときはそのセマフェアに対応する共有変数が どれかのプロセスから金属されていることを示す。各プロセッサは共有変数を金属すると きにはセマフェアを調べ、1であれば他のプロセッサの参照が終るまでまつ、0であれば すぐに1を立てて他のプロセッサに共有変数が絵画中であることを示す。 松間を終てする ときにはセマフォアをOに戻さなければならない。 セマフォアを調べるとき TAS 命令の 代りにテスト命令とセット命令を用いると相互排除ができない、 かぜなら一方のブロセッ サのテスト命令とセット命令の実行の間に、他方のプロセッサが割り込んで同時に共有変 数の総照に入る可能性があるからである。

以上から共有変数を参照するルーチンの例は次のように書ける。

L01: TAS SEM セマフェアの値を CCR に反映し、1を立てる

BMI S 1.01 1 であればループして待つ 共有姿勢の発用 0 であれば共有変数の参照に入る

このときセマフェアは1になっている CLR SEM セマフェアを 0に1. て公昭を終了する

[†] セマフェアとは鉄道の圏木式信号機を意味する言葉である。

14 桁移動, ビット操作命令

この章ではレジスタやメモリの内容を桁移動したり、桁送りしたりする命令およびレジスタやメモリの特定と、トを制定したり、操作を加えたりかする命令について述べる。 煎者 はシフト、ローテート命令 ASL、ASR、LSL、LSR 命令)、4つのローテート命令 (ROL、ROR、ROR、ROXI、ROXIR 命令) および4つのビット操作命令 (BTST, BSET, BCIR, BCH6 命令) が 開意されている。これらの命令はイナイト、フード、ロングワードのナベランド・ヤイズや 最富なアドンス形式を組み合せることができ、多くの操作を告島に実現できる。

14.1 論理形桁移動(論理シフト)命令

LSL, LSR (Logical Shift Left/Right) 命令* レジスタやメモリの内容を指移動させる操作が議理シフトである。68000には2つの論理シフト舎のLSL, LSR 命令が用意されている。これらはデスティネーションオペランドのパイト, ワードあるいはコングワードのデータを単純に左へ(ISLS) 動かすものである。このときシフトされてオペランドの外へ出てしまったビットは個次コンディションコードレジスタ内にある こフラジおよび X フラダに移り。もとのオイランドレジスタからは捨てられてしまう。造の類のビット位要にはらが入る。68000の論理が指移動命会だデータレジスタの内容をシフトする場合と、本リの内容をシフトする場合とがあり――第周形格移動命令。循環形指移動命令。

[†] LSL/LSR #(データ), Dy LSL/LSR Dx. Dy LSL/LSR (en)

Dy の内容を \sharp $\langle \mathcal{F} - \mathcal{F} \rangle$ だけシフト Dy の内容を Dx の内容だけシフト $\langle ea \rangle$ の内容を $1 \mathcal{E}_{\mathcal{F}}$ トだけシフト

まず、データレジスタの内容のツフトについて述べる。この場合オペランドサイズは パイト、ワード、ロング ワードが終されている。 データレジスタの内容をツフトするためには、ソース オペランドで前巻動の数を指定し、 デスティネーション オペランドで並 カフト データレジスタを指定する、ツース オペランドの指定。すなわち桁巻動の数の指 歩は次の2とおりの方法による。

- (1) イミディエイト データ (スタティック) シフト カウントをイミディエイト データで直接指定する。シフト カウントは1~8の範囲に限られる。
- (2) データレジスタ (ダイナミック) シフトカウントをデータ レジスタにセット し、そのデータ レジスタを指定する。シフトカウントはそのデータ レジスタの下佐 ビット に格飾された値が有効となり、上位ビットに無観される。したがってシフト カウントは 2 退費。0000011であるから下位 6 ビット分の値は 000011、すなわら3 がシフトカウントにたる.




図14.1 は左腕型・フト命令 LSL および 右腕型・フト命令 LSR でデータ レジスタ D1 応格能された 573 を左右譲弾・フトした例である。 シフト カウントはデータ レジスタ D1 D0 で指定する。 データ レジスタには 16適数 883 が格納されているが、6 ピット (ジー1-83) 分のデータのみが有効となり・シフト カウントは3 となる。 LSL 命令によってオータンドの設止位とットからシフトされて出てしまったビットは Cフラグおよび X フラグ に移きれ、LSR 命令では幾下位とットからシフトされて外へ出たビットが Cフラグおよび X フラグに服然等されるので、命令実行後 LSL 命令の例では 1が、LSR 命令の例では Oが Cフラグおよび X フラグに指摘されている。 LSL の場合の "P1 は命令実行前のデータレジスタ D0の 郊6 ビット (27) の "1" を及映し、LSR の場合の "P1 は命令実行前のデータレジスタ D0の 郊6 ビット (27) の "1" を及映し、LSR の場合の "P1 は命令実行前のデータレジスタ D0の 郊6 ビット (27) の "1" を及映し、LSR の場合の "P1 "は命令実行前のデータレジスタ D0の 郊6 ビット (27) の "1" を及映し、LSR の場合の "P1" は命令実行前のデータレジスタ D0の 郊6 ビット (27) の "1" を及映し、LSR の場合の "P1" は命令実行前のデータレジスタ D0の 郊6 ビット (27) の "1" を及映し、LSR の場合の "P1" は命令実行前のデーター

データレジスタ D3 の第3 ビット (21) の"0"を反映したものである。 C フラグおよび Xフラグはこのように最後にシフトされて外に出たビットの値が格納される。ただし、シ フトカウントが0のときは、C フラグは常に0となり、X フラグは変化せず前の値が保存 されるようになっている.

シフト カウントが 1~8の範囲においては、イミディエイト データによって直接シフト カウントを指定した方が便利である。 データ レジスタにシフト カウントを設定する必要 がなく、単一命令で桁移動を実行できるからプログラムのステップ圏が小さくでき、処理 時間も短縮できる

次に、メモリの内容をシフトする場合について述べる。シフトカウントは常に1ビット であり、オペランド サイズもワード だけに限られる. したがってこの場合はシフト カウ ントやオペランドサイズを指定することはできない、これらを指定して論理シフトしたい 場合はメモリ上のデータを一旦データレジスタに取り出したうえで前途の論理シフトを 行えばよい。

論理形術移動は符号なし整数の乗・除算に用いることができる。また各種のデータ中の 特定の部分を操作してデータを加工したり、並べ換えたりするのにも用いられる。次のル ーチンは論理シフトを用いて乗算を行う例で。 符号なしの 16 ビット (ワード) データを 10倍するものである。 乗算結果が符号なしの16ビットに収まるには被聚数は6553以下 である必要がある.

| MULT | MOVE. W | DATA 1, DO | 被操数取出し |
|------|---------|------------|-------------|
| | LSL. W | #1,D0 | 被乘数×2 |
| | MOVE. W | D0,D1 | 退胜 |
| | LSL. W | #2,D0 | 被乘数×8 |
| | ADD W | D1 D0 | 対策数マ(9.Le)- |

被乘数×(2+8)=被乘数×10

LSL命令により1ビット左へ論理シフトすることは2倍することに相当し、nビット左 へ論理シフトすることは20倍することに相当する。また1ビット右へ論理シフトするこ とは 1/2 倍、 すなわち 2 で割ることに相当し、 n ビット右へ論理シフトすることは 1/2* 倍。すなわち 2 で割ることに等価である。次の例は符号なしの 16 ビット (ワード) デー タを8で割るルーチンである、除算結果は小数点以下が切り捨てられる。

DIVD MOVE, W DATA 1 D.O. 被除数取出让 LSR. W #3,D0 被除数÷8

メモリ上の16ビット (ワード) データを直接8で割るには、1ビットの右論理シフトを 3回綴り返せばよい。この場合はデータ レジスタを介さないで除算が実行される。

| DIVM | LSR. W | DATA 1 | 被除数÷2 |
|------|--------|--------|--------|
| | LSR. W | DATA 1 | 被除数÷2 |
| | LSR W | DATA 1 | 被险数 ÷2 |

除算結果はもとのメモリ上の同一番地 DATA1 に与えられるため、被除数は退避してお かないかぎり失われてしまう。

次のルーチンはメモリ上の8ビット (バイト) データを2桁の16准数表示で外部装置 に出力するため、ASCII 符号に変換するものである。 論理シフトデータの一部が処理に 用いられている.

| BIAS | MOVE.B LSR.B ORI.B | DATA 1, D1 \$4, D1 \$830, D1 | 16 進数の 2 桁の取出し (上位桁) 下位 4 ビットを消す ASCII に空換 |
|------|--------------------------|------------------------------------|--|
| | CMPI. B | #\$3A,D1 | A~F 補正か? |
| | BLT. S | BS 1 | 補正不要なら分岐 |
| | ADDI, B | #7,D1 | A~F 袖正 |
| BS 1 | MOVE . B | D1 BUF1 | 変換結果の退避 (上位桁) |
| | MOVE, B | DATA 1, D1 | 16 進数 2 桁の取出し(下位桁) |
| | LSL.B | #4,D1 | 上位ビットを消す |
| | LSR . B | #4,D1 | 变换準備 |
| | ORI. B | #\$30,D1 | ASCII に変換 |
| | CMPL B | #\$3A,D1 | A~F 補正か |
| | BLT . S | BS 2 | 補正不要なら分岐 |
| | ADDI, B | #7,D1 | A~F 補正 |
| BS 2 | MOVE . B | D1,BUF2 | 変換結果の退避 (下位桁) |

以上により DATA1 に格納されていた8 ビット (バイト) データ2 桁の 16 遊散表示の ASCU 符号 0~9、A~F に変換され、BUF1 と BUF2 に出力される。

逆に 16 准数表示のデータの ASCII 符号が与えられたとき、これを 2 進データに要様す スルーチンは論理シフトを用いて同様にプログラミングすることができる。これについて は19章のプログラム例を実際されたい。

14.2 算術形桁移動(算術シフト)命令

ASL, ASR (Arithmetic Shift Left/Right) 命令† 算術形桁移動は2の補数表示さ

 ⁺ ASL/ASR ま(データ)。Dv Dv の内容を お(データ) だけシフト ASL/ASR Dx. Dv Dy の内容を Dx の内容だけシフト ASL/ASR (ea) (ea) の内容を1ビットだけシフト

れた2進数を算術的、すなわち符号を保ったまま桁移動できることが特徴であり、この点 が単純にオペランドを左右に桁移動する論理形桁移動と異なっている。 68000 では2つの 算術シフト命令。すなわち左算術シフト ASL 命令と右算術シフト ASR 命令とが用意され ている、ASL 命令は論理シフト LSL 命令と同様にオペランドを左ヘシフトするもので、左 端の最上位ビットから外へ出されたビットは順次 C フラグおよび X フラグに移される LSL 命令との違いは、シフトの際に符号の変化が生じた場合、コンディションコードの ▼ フラグが 1 に設定されることである。これによりシフト データの符号の変化を知ること ができる. ASR 命令は論理シフト LSR 命令と同様にオペランドを右ヘシフトするもので. 右端の最下位ビットから外へ出されたビットは原次CフラグおよびXフラグに移され このとき■上位ビットすなわち符号ビットは不変でありこれが順次右へシフトされて いく。たお ASR 命令では符号ビットは不変であるから、V フラグは常に 0 である。ASL/ ASR 命令は LSL/LSR 命令と同じくデータ レジスタの内容をシフトする場合とメモリの 内容をシフトする場合とがある。前者の場合、オペレーション サイズはバイト, ワード、 ロング ワードが許されており、シフト カウントの指定方法も LSL/LSR 命令と同じく (1) イミディエイト データ(スタティック形) で指定する方法と。(2) データレジスタ (ダイ ナミック形) で指定する方法とがある。また後者の場合は、オペレーション サイズがワー ドのみに限られ、シフト カウントも1ビットのみである。



図14.2 にデータ レジスタ でシフト カウント を指定し、 符号ビット ドワータ・ス・ス・2 な 左右算術 シアトした例を示す、 16 ビット データ・ス・ス は 16 進数表状 の \$FD、\$E8 にそれぞれに相当する。 左算新 シアト 命令 ASL では \$FD、すたわち ー3 を たへ 3 とット シアトして ー 24 を得ている。 これは ー 3 が 8 倍された結果である、 V フラ ダは 10 で符号ビット の変化はなく、 得られた情に 2 番に 2 年に 1 を消して 1 機能を示してい

189

る、ソフラグが1になるような薄折ってトにおいては、一様を正しい結果が得られていないので注意が必要である。一方右算数シフト命令 ASRでは SE& すなわら 一名なを右へ3 ピット シフトとして 一3を得ている。これは 一24 が18 倍された結果である。 ASR命令では本来の算動・フトによる結果が常に得られると考えてよい、シフト実行前のポイランドデータ、すなわら被決置が良めときは符号ビットは1に保たれ、右シフトによって空いた上位ビットには1が埋められる。 被乗敷が正のときは符号ビットは0に保たれ、空いた上位ビットには1が埋められる。 であ提集 n ビット右算者シフトによって符号が変るとしばなく、2 で除算された結果がそのまま レジスタに得られるわけである。 ただし小型点 以下はレジスタの外へ舞てられてしまう。 正数の算権所右シフトでは診算の商をレジスタに残し、会りは乗行られる。 たとえば11613 を 3 ピット右ジフトすると00013 となり 13 を8 で割った商は1ということになる。 したがって頻繁である5 は失われる。

負数の算希形右シフトでは様子が異なる。 たとえば $11110011_2(-13)$ を 3 ビット右シフトすると、 $11111110_2(-2)$ となり、-13 を 8 で割った商は負数 -2 で、端数は +3 ということになる。

算筋フントを用いると2の補酸表示されたデータの簡単な理除算を、正負の符号に拘ら ず、同一の手限で実行できる。次のルーチンは2の補数表示はよる16 ピット (ワード) デ ータを2.5 倍するものである。右算前シフトで与えられたデータを2を割ったものと、左 管部シフトで2 倍したものとを加重して結果を根でいる。

| ASMD | MOVE. W | DATA 1, DO | データ取出し |
|------|---------|------------|----------|
| | ASL. W | #1,D0 | データ×2 |
| | MOVE, W | DO,D1 | 退避 |
| | ASR. W | #2,D0 | データ+2 |
| | ADD, W | D0,D1 | 2.5 倍の実行 |
| | MOVE. W | D1,DATA2 | 結果の返避 |
| | | | |

左算級シフト命令 ASL で1ビット シフトしたデータ レジスタ D0 を右算者シフト命令 ASR で2ビット シフトすると、元のデータを2 で称った値が得られる。上の例で ASL 命 令と ASR 命令を入れ替えることもできるが、ASR 命令をさきに契行すると小数点以下が 失われるので数値計算上好せしてない。


14.3 循環形桁送り (ローテート) 命令

ROL, ROR (Rotate without X Left/Right)*1, ROXL, ROXR (Rotate through X Left/Right)な命令 循環形桁送りはオペランドの左端と右端。すなわち最上位ビット と置下位ビットを連結して環状にし、この中でオペランドの桁送りを行うものである。オ ペランドのデータはこの環の中を回転(ローテート)し、一巡すると元の位置に戻る。 論 理形術移動でレジスタの外に出されたビットが反対側の端から順次レジスタに入ってくる と考えてもよい、 68000 では 4 つのローテート命令がある。 ROL 命令と ROR 命令はオペ ランドを左右にそれぞれローテートする命令である。ROXL 命令と ROXR 命令はエクステ ンドビット付ローテー』とよばれ、オペランドの最上位ビットと最下位ビットの間に1ビ ットの X フラグを介在させ、この拡張ビットを含んだ環の中でオペランドの左右桁送り をそれぞれ行うものである。

ローテート命令においても、論理シフト命令、算術シフト命令と同様にデータ レジスタ を扱う場合とメモリを扱う場合がある。 データ レジスタの内容を ローテート する場合に は、オペレーション サイズはパイト、ワード、ロング ワードが許される。 ローテートカ ウントは論理シフト, 算術シフトの場合と同じく (1) イミディエイト データ (スタティ ック形)と(2) データ レジスタ (ダイナミック形) により指定することができる. 一方, メモリの内容をローテートする場合, オペランド サイズは 16 ビット (ワード) に限られ、 ローテートカウントも1ビットに限定される。メモリ上のデータを直接 n ビット分ローテ ートしたいときは、1ビットのローテート命令を1回録り返して用いればよい。

図14.3 に 4 つのローテート命令 ROL, ROXL, ROXL, ROXR によって循環形析送りを行っ た例を示す。 ROL (ROR) 命令において最上位ビット (最下位ビット) からローテートさ れて外へ出てしまったビットは C フラグに入るとともに、反対端の最下位ビット(最上位 ビット) に戻る。したがって命令実行後 C フラグには一番最後にローテートにより外へ

| ?1 | ROL/ROR Dx, Dy | Dy の内容を Dx の内容だけローテート |
|----|-----------------------|--|
| | ROL/ROR \$(データ), Dy | Dy の内容を #/データ> だけローテート |
| | ROL/ROR (ea) | (ea) の内容を1ビットだけローテート |
| †2 | ROXL/ROXR Dx, Dy | D_y の内容を X フラグと とも κ D_x の内容だけローテート |
| | ROXL/ROXR \$⟨₹-#⟩, Dy | Dy の内容を X フラグとともにまくデータ〉だけローテート |
| | ROXL/ROXR (es) | ⟨es⟩ の内容を X フラグとともに 1 ビットだけローテート |



出たビットの値が入っている。ただしローテート カウントが0のときは常に日とたる。X フラグは命令実行前の値が保持される。ROXL (ROXR) 命令においては最上位ビット(最 下位ビット) からローテートされて外へ出てしまったビットは C フラグと X フラグに入 る。また反対端の最下位ビット (最上位ビット) には X フラ グの前の値がつめられる。 命令事行後 C フラグ、X フラグには一番最後に外へ出されたビットの値が入っているが、 ローテート カウントが0のときは、C フラグには命令実行前の X フラグの値が入り、 X フラグの節は変化しない.

循環形桁送り命令によって16ビットデータのパリティビットを求める方法を次に示 **→**.

| PRTY 1 | MOVE, W | #15,D0 | 回数を設定 |
|--------|---------|--------|---------------|
| | CLR. B | D1 | パリティ ビット クリア |
| PR 2 | ROL | DATA 1 | 1ビットローテート |
| | BCC | PR 1 | 1 でなければ分岐 |
| | EORI, B | #1,D1 | パリティビット反転 |
| PR 1 | DBRA | DO,PR2 | 16 回完了でなければ分岐 |

以上により DATA1の"1"をとるビットの数が偶数ならばパリティ ビットは0とな り、DATA1の"1"をとるビットの細が姿数ならばパリティビットは1となる。この値

はデータ レジスタ D1 の最下位ビットに得られる、循環形桁送りによって DATA1 のデ ータは破壊されないで残る。上のルーチンが終了したとき、DATA1の値は最初の値に 戻っている.

これまで述べてきた論理形。算術形シフト、およびローテートの各命令とその動作の概 要は5章の表5.5にまとめてある。

14.4 ピット操作命令

- ビット操作命令はレジスタやメモリ内のデータの特定のビットの状態を調べたり、特定 ビットの操作を行う命令である。 68000 には BTST、BSET、BCLR、BCHG の 4 報の命会が 用意されている。
- a. BTST (Bit Test) 命令[†] BTST 命令はオペランドのピット群のうち、指定され たビットの状態を調べ、その結果をZフラグに反映する、操作対象ビットの値がOであれ ば Z フラグは1とたり、操作対象ビットが1であればZフラグは0となる。操作対象とな るオペランドのサイズはデスティネーション オペランドに依存して決定され、ユーザが指 定することはできない、 すなわち、オペランドがデータ レジスタの場合はロング ワード となり、指定されるビット番号は0~31が用いられる。オペランドがメモリ内のデータの 場合はバイトサイズとなり、指定されるビット番号は0~7が用いられる。
- ビット番号の指定には次の2とおりの方法がある。
- (i) イミディエイト データ (スタティック) ビット番号をイミディエイト データ で直接指定する。 オペランドが データ レジスタの場合は下位 5 ビットのデータが有効と なる。 すなわち (0~31) が用いられる。 メモリ上のデータの場合は下位 3 ビットのデー タが有効となる。すなわち (0~7) が用いられる。
- (ii) データ レジスタ (ダイナミック) ビット番号をあらかじめデータ レジスタに 静定しておき、その データ レジスタ を指定することにより操作対象となる ビットを指定 する。オペランドがデータ レジスタの場合は下位 5 ビットのデータが有効となる。メモリ 上のデータの場合は下位3ビットのデータが有効となる。
 - b. BSET (Bit Test and Set) 命令 BSET 命令はオペランドのビット群のうち物

to BTST Dn. (ea) (ea) のビットのうち Dn で示されるビットをテスト #〈データ〉。(ea〉 〈ea〉のビットのうち #〈データ〉帝目のビットをテスト to BSET Dn. (ea) (es) のピットのうち Dn で示されるピットを1にセット BSET #〈データ〉、(es) 〈ea〉のビットのうち #〈データ〉番目のビットを1にセット

定された番号の1:ビットの状態を調べ、その結果を2フラグに反映した後、この指定した ビットを1にする命令である。すなわち指定したビットが1であれば0を2フラグに設定 し、指定したビットが0であれば1を2フラグに設定する、このあとで指定したビットを 1にする。オペランド サイズは BTST 命令と同じくデータ レジスタの場合 32 ビット(ロ ング ワード)。主記憶内のデータでは ||ビット (バイト) が自動的に決められる。ビット 番号の指定も(1)イミディエイト データ (スタティック形) と(2) データ レジス タ (ダイナミック形) の2とおりがある.

- e. BCLR (Bit Test and Clear) 命令! BCLR 命令はオペランドのビット群のうち 指定された1ビットの状態を調べて、この結果をZフラグに反映したのち、この指定ビッ トを自にする命令である。 オペランド サイズとピット番号の指定については BTST 命令 の場合と同様である。
- d. BCHG (Bit Test and Change) 命令^{†2} BCHG 命令はオペランドのビット群のう も指定された1ビットの状態を調べて、これを2フラグに反映した後は、指定したビット を反転する命令である。すなわち指定したビットが0ならばこれを1に逆転し、1ならば これを 0 に逆転するものである、この場合オペランドの他のビットは不変である。オペラ ンドサイズ とビット番号の指定については BTST 命令の場合と同様である。4種のビット 操作命令とその動作の概要はすでに表5.6にまとめてある。

16 ビット データのパリティ ビットを求めることは前述の循環形桁送り命令のほか。ビ »ト操作命令によっても実現できる。次にそのルーチンを示す。この例では、データレ ジスタ D0 をループ カウンタとビット位置指定用レジスタとして兼用している.

| PRTY 2 | MOVE. W | #15,D0 | 回数を設定 |
|--------|---------|-------------|-------------------|
| | CLR . B | D 1 | パリティ ビットクリア |
| | MOVE. W | DATA 1, D 2 | データ取出し |
| PR 2 | BTST | D0,D2 | K ビットをテスト (K=(D0) |
| | BEQ | PR 1 | 1 でなければ分岐 |
| | EORI, B | #1,P1 | バリティ ビット反転 |
| PR 1 | DBRA | DO,PR2 | 16 回完了でなければ分岐 |
| | | | |

| †1 | BCLR | Dn. (ea) | ⟨en⟩のビットのうち Dn で示されるビットをテストした後、0に リセット |
|----|------|-----------------------------|--|
| | BCLR | #〈データ〉,〈en〉 | (es) のピットのうち ボデータ〉番目のビットをテストした後、 のにリセット |
| †2 | BCHG | $D_{n},\ \langle ea\rangle$ | (ea) のビットのうち Dn で示されるビットをテストした後、 このビットを仮転 |
| | BCHG | 料(データ),〈en〉 | ○ヒットを反転 ⟨en⟩のビットのうちま〈データ〉番目のビットをテストした後。 このビットを反転 |
| | | | |

294 14. 桁移動, ビット操作命令

以上により DATA1 の16 ビットのうち "1" の徹をとるビットの数が興敬ならばパリティビットは0 となり、"1" の徹をとるビットの副が需数ならばパリティ ビットは1となる。この値はデータ レジスタ D1 に得られる。主記値内の8 ビット(バイト)のデータのパリティを求める場合は BTST 命令で直接各ビットの "0"、"1" をテストできるので、データをレジスタに扱り出して名ビットをアストしたくてする。

15 プログラム制御命令

この意ではプログラムが動命令、すなわも分岐令令、サブルーチン操作令令および条件 セット命令について記明する。同時にサブルーチン操作におけるペラメータ提受の代表的 な方法についても述べる。また、LRK/RMK 命令は本来プログラム襲動命令ではなくデー 参批送命令なか類はもなべきものであるが、サブルーチン操作と関連なかかわりあいがあ るため本策で返明する。

15.1 分 鼓 命 令

68000の分岐命令には、MP, Bcc, BRA, DBcc 命令の4種類がある。この中で MP, BRA 命令は無条件分岐命令であり、Bcc, DBcc 命令は条件付プランチ命令である。以下、各命 令について説明する。

a. AP (lump) 命令! MP 命令は無条件シャンプの令であり、分数先アドレスの 指定力法は6種類のアドレス形式を用いることができる。 すたわちアドレス レジスタ間 接形式。 ディスプレースメント付アドレス レジスタ間接形式。 インデックス付アドレス レジスタ間接形式、 長または短絶対アドレス形式、 ディスプレースメント付/インデック ス付フェテスムカックを用対形弦を使用できる。

また。JMP 合会社デススプレースメント付プログラム カウンタ粗対形を強いて、ア ドレス空間全体に分岐することが可能である。ディスプレースメント付プログラム カウン タ粗別形式は16 ビットの行号付整数で表せる 鶴間 (PCー2¹⁰~PC+2¹⁰~1) に分岐する ことが可能である。

[†] JMP ⟨ea⟩ デスティネーション → PC

b. Bcc (Branch Conditionally) ft, BRA (Branch Always) ft 命令 Pcc 命令社条 件付プランチ命令であり、条件を "cc" で表す。Bcc 命令で使用できる条件は常に真(T)。 常に偽(F)を除く14種類である(5章、表5.7参照)。たとえば、「等しい場合に分岐 する」という条件を示す命令は BEQ (Branch Equal) と書く。

BRA 命令は無条件プランチ命令であり、指定した番地へ無条件に分岐する。

Bcc, BRA 命令はディスプレースメント付/インデックス付プログラム カウンタ相対形 式のみ使用できる。アセンブラで記述する場合は分岐先をラベルで指定する。アセンブラ は分岐命令の相対距離を計算し、その結果をディスプレースメントとする。ディスプレー スメントは8ビットと16ビットの2とおりがある。これは分岐する範囲によって決る。す たわち。 分岐命令とラベルの相対距離が -2"~2"-1 バイト以内の場合はディスプレース メントは8ビットでよく、分岐命令とラベルの相対距離が -218~216-1 バイト以内の場合 にはディスプレースメントは16ビットになる。Bcc、BRA 命令の命令長はディスプレース メントが8ビットの場合に1ワード命令になり、16ビットの場合に2ワード命令になる。 これをアセンブラ レベルで指定する場合には、ニモニックの後に ".S" (ショートの意味) を付けることで区別する。 すたわち、

BEO.S (ラベル)

は1ワードのオブジェクト ロードを生成し、

BEO (ラベル)

は2ワードのオブジェクト コードを生成する。

次に Bcc 命令の使用例を示す。 これは CMP 命令でデータ レジスタ D0 と D1 を分岐 してコンディション コードに結果を設定し、Bcc 命令で条件をテストするものである。

CMP DO.D1

BEO 〈ラベル〉

また、Boc 命令は ADD, SUB, MULS, DIVS 命令などの直接に置き、 各演算の結果によ り処理を選択するときにも用いられる。

JMP, Bcc, BRA 命令の比較表を表 15.1 に示す。この表より。JMP 命令はアドレス空間 全体に分岐できるので、JMP 命令と飛び先との相対距離が大きい場合に利用できる。逆に BRA 命令は相対距離が小さい場合に利用できる。 さらに、 Bcc 命令はテストョンディン g ンを用いた条件分岐に利用できる。

^{†1} Bcc 〈ラベル〉 cc が真ならば〈ラベル〉へ分岐、偽ならば次の命令を実行 †2 BRA 〈ラベル〉 ■条件に〈ラベル〉へ分岐

| | | 命令化較零 | |
|--|--|-------|--|
| | | | |

| - | 命令 | JMP 命令 | Bcc 命令 | BRA 命令 |
|----|---------------------|-----------|---------|---------|
| 分岐 | PC-128~PC+127ペイト | 1~2 7 - 1 | 17-F | 19-F |
| 2 | PC-32 768~PC+32 767 | 1~2 ▽ − ド | 2 7 - F | 2 7 - F |
| 超出 | アドレス空間全体 | 1~3 7 − 1 | × | × |
| | 条件分岐 | ж | 0 | × |

e. DBoc (Decrement Counter and Branch until Condition True or Count = 1) 命令! DBoc 命令は反避処理を 1 命令で実現できる。DBoc 命令の実行に反復回数を数 えるデータレジスタを用いて行う。 分岐条件 (5章、変5.7 参照) は 16種類すべてが使 用でき、分岐条のアドレス形式は、Boc 命令と同様にディスプレースメント付/インデッ タス付フログラム カウンタ 相外形式のみである。

DBcc命令の実行手順を図15.1に示す、まず、指 起された条件をテストする。その結果が真なら次の 命令を実行する。偽ならデータレジスタから1を引 く、データレジスタの値が一1なら次の命令を実行 し、一1でたければラベルで示す番地へ分散する。 DBcc命令ではデータレジスタのサイズをワードと して使用する。

Bcc 命令が真の場合に分較するのに対し、DBcc 命令は偽の場合に分岐することに注意しておく必要 がある。DBcc 命令は条件が常に偽 (F) の場合に、 ニモニックが DBRA (Decrement and Branch Al-




図 15.1 DBcc 命令の実行手順

waya) と書くことができる。すなわち、DBRA命令は常にデータ レジスタから1を引き、 -1なら次の命令に進み、-1以外なら分岐を察行する命令である。

DBRA命令とBRA命令を使用した場合の反復処理について比較する、DBRA命令を使用 すると、

[†] DBcc Dn, ⟨ea⟩ cc が真ならば次の命令へ進む。 cc が偽ならば Dn → Dn-1 ならば次の命令へ進む。

cc が偽ならば Dn -- Dn -1 Dn +-1 ならば (ea) へ分岐。 Dn =-1

198 15. プログラム制御命令

MOVEQ #10,D0 LOOP

となり、1命令で反復処理を実現できる、これに対して BRA 命令を使用すると、

MOVEQ #10,D0

LOOP :

SUBQ #1,D0 BGE LOOP

DBRA DO, LOOP

となり、SUBQ、BGE 命令の 2 命令かかる。 反復処理ループ内から命令を 1 つ渡じること は実行時間を短縮する上で効果が大きい。

また、DBcc 命令は反復処理のみに使用されるので Bcc 命令よりもプログラムの構造が 単純化され、プログラムが見やすくなる。 ただし DBcc 命令ではループ カウント用のレ ジスタル塩田に使用する

15.2 サブルーチン操作命令

68000ではサブルーチン呼出し用の命令として BSR, JSR 命令の2つが用意されており、サブルーチンから戻る命令として RTR, RTS 命令が用意されている。 以下、各命令 たついて説明する。

a. JSR (Jump to Subroutine) 命令^計 JSR 命令はブログラム カウンタの内轄でを システムスタックに格能し、その後指定されたアドンスへ分岐する命令である。JSR 命令 の分岐を指定に使用できるアドレス形式は、JMP 命令と同様に、アドレス レジラ関核形式、ディブレームント付アドレス レジスタ関核形式、インデックス付アドレス レジスタ 関接形式、長去よび顕絶対アドレス形式、ディスプレースメト付/インデックス付フログ コムカウンタお母が表すのら報節である。

JSR 命令では、ディスプレースメント付プログラム カウンタ相対形式のときは、2ワード命令とたる。

h. BSR (Branch to Subroutine) 命令 BSR 命令はプログラム カウンタの内容

†1 JSR ⟨ea⟩ PC → SP @ デスティネーション → PC †2 JSR 会令の次の命令を指している。

13 BSR (5 < A) PC → SP@-


 $PC+d \rightarrow PC$

をシステム スタックに格納し、その後指定したラベルに分岐する命令である。 BSR 命令 の分岐先指定に使用できるアドレス形式は、 Boc, BRA 命令と同様に、ディスプレースメ ント付/インデッタス付プログラム カウンタ相対形式である。

- また、BRA 命令は Bcc、BRA 命令と同様に分核する範囲により命令長の選択ができる。 すなわち、分較する範囲が PC-2¹~PC+2¹-1 の場合には1ワード命令、CP-2¹⁶~PC +2¹⁶-1 の場合には2ワード命令を顕択できる。
- e. RTS (Return from Subroutine) 命令¹¹ RTS 命令はサブルーチンから戻るための命令である。 RTS 命令を実行することにより、システム スタックから戻り先のプログラム実行番地が読み出され。プログラム カウンタにセットされる。

RTS 命令を用いるときのサブルーチンの動作例を図 15.2 (a) に示す。

一般に、この命令は、JSR、BSR 命令によってシステム スタックに退避されたプログ ラムカウンタの内容を回復する場合に用いられる。



- (a) RTS 命令を用いたサブルーチン (b) RTR 命令を用いたサブルーチン 図 15.2 サブルーチン呼出し時の影作例
- d. RTR (Return from Subroutine and Restore CC) 命令¹ RTR 命令はシステムスタックからコンディション コード レジスタとブログラム カウンタの内容を回復する命令である。このときステータス レジスタのシステム バイト (上位8ビット)は影響を受けない。

RTR 命令を用いたサブルーチンの動作例を図 15.2 (b) に示す。この場合はサブルーチンの先頭で MOVE from SR 命令を用いてコンディション コードレジスタを退避しておくことが必要である。

^{†1} RTS (オペランドなし) SP@ + → PC †2 RTR (オペランドなし) SP@ + cc SP@ + PC

15.3 引数の受渡し方法

本節ではサブルーチンの引数の受渡し方法の代表的なものについて述べる。引数の受滞 し方法には値呼び、番地呼び、アドレスリストのポインタを渡す方法などがある。以下に これらの概要について述べる。

15.3.1 值 TOP:

値呼びはバラメータを実際の値で受渡しするものであり、一般にメインルーチンからサ プルーチンの一方通行の方法である。以下に値呼びを実現する方法を示す。

8. データ レジスタを用いる方法 データ レジスタを用いて値呼びを実現する方法 は操作も簡単で、実行時間も短い、すなわち、68000のアドレス形式の中で最も実行時間 の短いデータ レジスタ直接アドレス形式を用いることにより、引数の受渡しにかかる時間 を短線できる。データ レジスタを用いた値呼びのプログラム例を以下に示す。

> MOVE,W 引数1,D0 MOVE I 引数 2, D1 BSR 〈サブルーチン〉

このプログラムを実行した場合のレジスタの状態を図15.3に示す。サブルーチンで引 数を診照する場合はデータ レジスタ直接アドレス形式を用いる。



図 15.3 サブルーチンの引数 (データ) をレジスクを用いて適す方法

■ 15.4 サブルーチンの引数 (データ) をスタックを用いて渡す方法

b. スタックを用いる方法 次にスタックを用いて値呼びを実現する方法を示す a インルーチンで引数をスタックに格納する場合には、 ブリデクリメント アドレス レジス タ間接アドレス形式を用いる、引数をスタックに格納した後にサブルーチンへジェンプす る。スタックを用いた値引数のプログラム側を示す

> MOVE.W 引数1, -(SP) 引数1 → スタック MOVE.L 引数2, -(SP) 引数2 →スタック

RSR (サブルーチン名)

このプログラムを実行したときスタックの状態を図 15.4 に示す。 スタックには MOVE 命令で引数が終納され、次に BSR 命令で戻り番地が終納される。サブルーチンで引数を参 照する場合は、スタック ボインタをベース レジスタとして用い、 ディスプレースメント 付アドレスレジスタ間終アドレス形式を用いる。すなわち。

> MOVE, W 8 (SP), DO 引数1 →D0 MOVE . L 4 (SP), D1 引数 2 → D1

で引数をデータ レジスタに転送できる、

c. プログラムの一部を用いる方法 プログラム領域中に仮引数の領域をとることに より値呼びを実現する方法を示す。この方法の利点はプログラム領域中に仮引数の領域を シスので、プログラムと仮引数の領域を別々に管理する手間が省けることである。 通常仮 引数の領域を JSR、BSR 命令の直接に置く、メインルーチンではサブルーチン呼び出す前 と何引数の領域に仮引数をセットしておく。 たとえば。

> BSR 〈サブルーチン名〉 DC. W \$10

とする.

サブルーチンか らメインルーチンへ戻る場合には、図 15.5 に示すように JSR. BSR 命 今の市後に戻るのではなく。仮引数の領域の次の番地へ戻らなければならない、そこで、 ISR RSR命令でスタックに終納した思り器煉 (プログラム カウンタの値) に仮引数の領 域分だけ加える操作を行わなければならない。以下にプログラム例を示す。



ໝ 15.5 サブルーチンの引放(デー タ) をプログラムの一部を用いて渡 寸方法

> MOVEA, L (SP), A 0 ADDQ, L #2, (SP) MOVE. W (A0). D1

* ず、 JSR、BSR 命令でスタックに終納した戻り番地はサブルーチン内で引数を終照す るために必要なので、MOVEA命令を用いてアドレス レジスタ A0 に格納する、次に、ス

タックに格納した戻り番地に仮引数の領域のバイト数を加える。引数を参照する場合は、 A0 を用いアドレス レジスタ間接アドレス形式で参照する。

15.3.2 書 地 解 75

番地呼びはバラメータをそれが格納されている メモリの番地で受け渡しするものであ り、メインルーチンとサブルーチンの間の両方向のバラメータの受渡しが可能な方法であ る. 以下番地呼びを実現する方法を示す。

a. アドレス レジスタを用いる方法 番地呼びでは使引数の番地が仮引数とかるので アドレス レジスタを用いる。アドレス レジスタに実引数の番地をセットするのに LEA 会 令を用いる。以下にアドレス レジスタを用いた番地呼びの受演1.方法のプログラム例を示 す.

1 FA 引数1.A0 LFA 引数 2 . A 1

RSR (サブルーチンタ)




図 15.6 サブルーチンの引数 (アドレス) か アドレス レジスタを用いて渡す方法

このプログラムを実行した場合のレジス タの状態を図15.6に示す。 アドレス レジ スタ AO, A1 には LEA 命令によって枠納 された実引数1.2の番集が入っている。サ ブルーチンで引数を参照する場合はアドレ ス レジスタ間接アドレス形式を用いる と の方法はアドレスレジスタを引教の受済し

に使用できるようにレジンタの割当てか行

う必要がある。また、引数の数が多い場合にはよい方法ではない。

b. スタックを用いる方法 番地呼びをスタックを用いて実現するには PFA 会会を 用いる、PEA 命令で実引数の番地をスタックに格納する。スタックを用いる方法のブログ ラム例を以下に示す。

PFA 引数1

PEA 引数2

BSR 〈サブルーチン名〉

図 15.7にこのプログラムを実行したときのスタックの状態を示す。 スタックには PEA 命令によって、実引数1,2の番地が格納される。 サブルーチン内でこれらの引動の番地 を参照する場合には、スタック ボインタをペース レジスタとして用い、 ディスプレース




図 15.7 サブルーチンの引数 (アドレス) をスタックを用い て接す方法

メント付アドレス レジスタ間接アドレス形式を用いる。このプログラム例を以下に示す。

MOVEA.L 4 (SP), A 1 MOVEA.L 8 (SP), A 0


MOVEA 命令により、アドレス レジスタ AO, A1 に引数の番地がセットされる。 実際 ド引動を金架するには、さらに、

MOVE. W (A0), D0 MOVE. L (A1), D1

とする、この MOVE 命令でデータ レジスタ D0, D1 に引数の値がセットされる。

15.3.3 アドレス レジスタをポインタとして渡す方法

この方法はケーブルに集引版のアドレスをあらかじめセットして来き、そのテーブルの 生販価能セアドレスレジスタにセットして、引版の受徴した1億のアドレス レジスタで行 うものである。この方法の利点は引張の受徴しにアドレス レジスタ 1 億で済むことであ あ、アドレス リストをポインタで渡げ場合のレジスタ、テーブルの攻態を殴ら8.5にディ



たとえば、テーブルの先頭番地が1000番地の場合は、

MOVEA.L #1000, A0

でアドレス レジスタ A0 にテーブルの先頭番地をセットできる.

次に引数を参照するプログラムを示す。

204 15. プログラム製御命令

MOVEA.L (A0), A1 MOVEA.L 4(A0), A2

によって、アドレス レジスタ A0, A1 に引数の番地をセットできる。さらに

MOVE. W (A1), D0

MOVE.L (A2),D1

より、引数をそれぞれデータ レジスタ D0. D1 に転送できる。

15.4 LINK/UNLK 命令

LINK、UNLK 命令はシステム スタック上に、ある大きさの領域を確保したり、開放した りするのに用いる。 通常、UNK 命令はサブルーチンの先頭でローカル変数領域をシステム スタックに確保するのに用い、UNLK 命令はサブルーチンから反る直側に確保したシステムスタックの領域を開放するのに用いる。また、UNK、UNLK 命令を用いることにより、 リカーンブ、リエントラントたサブルーチンを構成することができる。 以下に LINK、UNLK 命令について示す。

a. LINK (Link and Allocate) 命令¹ LINK 命令はシステムスタック上に最大2³⁴ ーLバイトまでの大ききの電販支援操作者のに用いられる。LINK 命令のソース メペランド には、システム スタック内のデータを参照するときに用いるベース レジスタ (アドレス レジスタ) を協定し、デスティメーション オペランドには確保する領域の大きさを指定す るディスプレースメントを指定する。

ベース レジスタは UNLX 命令で商除した関策が開放されるまで固定しておき。 このベース レジスタを用いた ディスプレースメント付アドレス レジスタ耐酸が式ねよびインデッスイアドレス レジスタ 間接形式によって確保した システム スタック内のデータを参照する。

ディスプレースメントは $16 \, \, \text{ピットの符号付整数} \, \left(-2^{15} \sim 2^{15} \sim 1\right) \, \, \text{である}.$

LWK 命令の現行手頭を図1.5 9に示す。まず、オペランドで指定したアドレス レジスタ の値をシステム スタッフ に格納する。このスタック操作により、システム スタック ポイ ンタの値は 4級少する。 更新されたこのシステム スタック ポインタの値が上記アドレス レジスタの値となる。 そして、システム スタック ポインタにはディスプレースメントの

[†] LINK An, \slash (xy7) An \longrightarrow -(SP) SP \longrightarrow An SP + d \longrightarrow SP



値が加えられる。すなわち、アドレス レジスタが確保された領域の先頭を指し、システム スタックボインタが最後を指すことになる。

LINK A0.#-10

という LINK 命令を実行した結果を図 15.10 (a), (b) に示す。 アドレス レジスタ A O が 確保した領域の先頭を指しており、システム スタック ポインタ SP が最後を指している。 b. UNLK (Unlink) 命令 UNLK 命令は LINK 命令で確保したシステム スタック領 蛇を開放するために用いる。 UNLK 命令のデスティネーション オペランドに はアドレス

UNLK 命令の実行手順を示す。 オペランドで指定したアドレス レジスタの値(LINK 命令 を実行する前のシステム スタック ポインタの値 -4) をシステム スタック ポインタに移 す、次に、このシステム スタック ポインタの指すアドレス内容 (LINK 命令のオペランド で指定したアドレス レジスタの LINK 命令を実行する前の値) を UNLK 命令のオペランド で指定したアドレス レジスタに移す。この操作でシステム スタック ポインタの値は4増 加する。 すたわち。 UNLK 命令により、LINK 命令で指定したアドレス レジスタとシステ ム スタック ポインタが LINK 命令を実行する前の状態に戻る。

LINI K A O

レジスタを指定する。

を実行した結果を図 15.10 (c) に示す。 システム スタックが LINK 命令実行前と同じ状 態に戻っていることがわかる。

次に実際に LINK, UNLK 命令を用いたサブルーチンの構成例を示す.

† UNLK An An → SP $(SP)+ \longrightarrow An$ メインルーチン

 MOVE. W
 DO, -(SP)
 引数の受渡し (スタックを用いた値呼び)

 PEA
 (AO)
 引数の受渡し (スタックを用いた番地呼び)

JSR SUB サブルーチン SUB へ分岐

サブルーチン SUB LINK A6,#-6 サブルーチン内で使用するローカル寮動御絵

を II バイト確保


MOVEM D1/D2, -(SP) サブルーチン内で使用するデータ レジスタ

D1, D2 を返避

MOVEM (SP)+,D1/D2 データレジスタ D1, D2 を回復 UNLK A6 ローカル変数領域の開放 RTS メインルーチンへ原名

まず、引数の受護しを示す。この例ではスタックを用いた値呼びと驀地呼びを用いている。 値呼びの場合は MOVE 命令で システム スタックに引数の値を 格納し、 香地 呼びの 場合は PEA 命令で システム スタックに引数の アドレスを格納する。次に JSR (または BSR)命令で サブルーチンに分岐する。このときの システム スタックの状態を 図15.11 (a) に示す。

サブルーチンではサブルーチン内で使用するローカル変数領域をシステム スタック内 に確保する。この例では LIPK 命令を用いてローカル変数領域を 6 パイト様保している。 このときのシステム スタックの状態を図 15.11(お)に対す。 そして、サブルーチン内で 使用するレンスタの内容を MOVEM 命令でシステム スタックに返避する。この例ではデー



(a) JSR 実行後 (b) LINK 実行後 (c) MOVEM (d) UNLK 実行後 実行後

図 15.11 サブルーチン呼出しシーケンス中のシステム スタックの状態

タ レジスタ D1, D2 を退避している。このときのシステム スタック状態を図 15.11 (c) に示す。

サブルーチン内の処理が終了してサブルーチンから戻る場合には、 MOVEM 命令で退避 L. ておいたレジスタの値を戻す、次に、UNLK 命令によって LINK 命令で確保したローカル 変数循域を開放する。このときのシステム スタック の状態を図 15.11 (d) に示す。

このように LINK、UNLK 命令を用いることにより、サブルーチン内で用いるローカル変 数領域を動的に確保したり、開放したりすることが可能となる.

15.4 条件セット命令

Scc (Set Conditionally) 命令 Scc 命令は演算の結果をプログラムの別の場所で 知りたい場合に使用する命令である。 すなわち、Scc 命令はテスト コンディションを行 い、その結果をメモリ内の任意の番地に書き込む命令である。Bcc 命令では、条件を判定 1. てすぐに次の処理を選択する場合に有効であるが、Scc 命令はその処理を後で行った り、結果を記憶しておく場合に有効である。

Sec 命令は "cc" で表す部分にニモニックで条件を指定し、その指定した条件が真(T) たら室効フドレスで示されたバイトにオール I (1111111) をセットし、条件が偽 (F) からそのバイトをオール (00000000) にセットする。 条件は 16 種類 (5章、麦 5.7 参 照)使用できる。たとえば、"等しい"かどうかという条件をチェックする場合には、 SEO というニモニックで命令を響く。

Scc 命令で使用できるフドレス形式はデータ レジスタ直接形式。 アドレス レジスタ間 総形式、ポスト インクリメント アドレス レジスタ間絵形式. プリデクリメント アドレス レジスタ間接形式、ディスプレースメント付/インデックス付アドレス レジスタ間纏形式、 長主たは短絶対フドレス形式である。また、使用できるオペランドサイズはパイトだけで ある.

Scc 命令を使用したプログラム例を以下に示す。

CMP #4.D1 1000 SIF

このプログラムは D1 の値を 4 と比較し、 D1 の値が 4 より小さい場合に 1000 番地を オール1にセットするプログラムである.

[†] Scc (ea) ccが真のとき オール1→(ea), cc が偽のとき オール0→(ea)

16 システム制御命令

この章ではシステム制御命令として。トラップを発生させる命令。ユーザ状態において ステータス レジスタ/コンディション コード レジスタを操作する命令について説明する。 特権命令は17章にて説明する。このほか、NOP 命令および未実装命令についても述べる。

16.1 トラップ発生命令

トラップ発生命令はブログラムからトラップを発生するための命令である。トラップが 発生するとブロセッサは例外処理を行い、スーパパイザ状態でトラップに対する処理プロ グラムを実行する(8章終題).トラップ発生命令は次のような場合に使用される。

- (1) ユーザ プログラムが入出力動作を OS に依頼するとき
- (2) オーバフロー、0除算などの処理プログラムを起動するとき
- (3) ユーザ プログラムを終了し OS へ制御を移すとき

68000 には3 種類のトラップ発生命令、すなわち TRAP、TRAPV、CHK 命令が用意されて いる、以下、各命令ごとに説明を行う。

a. TRAP(Trap)命令! TRAP 命令は無条件にトラップを発生させる命令であり、 ブロセッサは例外処理を行う。TRAP 命令のオイランドにはトラップ ベクタ番号を記述す る。トラップ ベクタ番号には 0 から 15 までの 16 とおりを用いることがきる。 これらの 巻号は小さい方から順に 32~47 番の例外ベクタに対応する。 たとえば、次の命令の実行 便を図 16.1 に添す。

TRAP #1

プロセッサはプログラム カウンタおよびステータス レジスタをスーパパイザ システム

[†] TRAP #〈トラップ ベクタ番号〉 無条件にトラップを発生




図 16.1 TRAP 命令の事行例

スタックに格納したのち、33番の例外ベクタ。すなわち 132番地の内容で示される番地か らトラップ処理を開始する(8章絵図).

トラップ処理ルーチンへバラメータを渡すためには、次のブログラム例のように TRAP 命令の直後にパラメータを設定する(15 資金限)。この例では50 がパラメータである。

> TRAP #10 DC W 50

パラメータの受渡し方法は基本的にサブルーチン操作(15章絵師)と同じである

- b. TRAPV (Trap if Overflow Set) 命令[†] TRAPV 命令は前窓のオーバフローを チェックするための命令であり、Vフラグが1のときトラップを発生する。 この命令に はオペランドはなく、例外ペクタ番号として7番(28番類に対応)が割り当てられてい る、オーバフローの処理は28番地の内容で示される番地から実行される。オーバフロー が生じていたかった場合には次の命令の実行に移る。
- e. CHK (Check Register against Bounds) 命令¹² CHK はメモリアタセスの境 界チェックを行うための命令である。 境界の侵犯があった場合トラップを発生する。命令 のフォーマットを次に示す。

CHK (ea), Dn

| †1 | TRAPV (# | ペランドなし) | V フラグ=1 のときトラップ発生 |
|----|-----------|-------------|-------------------|
| †2 | CHK (en). | Dn Dn<0 | N=1, トラップ発生 |
| | | 0≤Dn≤((ea)) | Nコ未定義、次の命令へ進出 |
| | | Dn>((ea)) | N=0 トラップ発生 |

210 16. システム制御命令

ソース オペランドには アドレス レジスタ直接形式以外のアドレス形式が使用できるが、 デスティネーション オペランドはデータ レジスタを指定したければたらたい。 オペラン ド サイズはワードのみである。

この命令の実行は次のように行われる。プロセッサはデスティネーション オペランドで 指定されたデータ レジスタ Dn を、0 たらびにソース オペランド で指定された (ea) の 内容と比較する。この比較結果により、命令の動作は次の3つの場合に分けることができ 25

- (1) Dn<0 のとき、N フラグに1を設定しトラップを発生
- (2) 0≤Dn≤((ea)) のとき、N フラグは未定義、トラップは発生しない
- (3) Dn>((ea)) のとき、N フラグに 0 を設定しトラップを発生

トラップが発生した場合、プロセッサは例外処理を行い、例外ベクタの6番が内部的ビ生 成される。この後、24番地で示される番地から CHK トラップ処理ルーチンが実行され る. 上記(1)。(3) のどちらの原因でトラップが発生したかは N フラグで判断できる。 上記 (2) の場合。プロセッサは CHK 命令の次の命令を実行する。 Z. V. C フラグは(1). (2), (3) いずれの場合も未定義である。

CHK 命令の使用例を次に示す。配列 AR は \$ 300 個のバイトデータの配列とし、アドレ スレジスタA1はARの先頭番地を示しているとする、AR内のi器目(0≤i≤\$2FF) のデータ AR(i) ヘアクセスするためには、i をデータ レジスタ Dn にセットし、0(A1. Dn) というインデックス付アドレス レジスタ間接形式を使用すればよい、このとき、デ -タレジスタ Dn は、0≤Dn≤\$2FF でなければならない、これをチェックするために

CHK #82FF.Dn

という命令が使用でき、配列外案順のチェックに役立つ。

16.2 コンディション コード操作命令

以下。各命令について説明する。

ユーザ状態でコンディション コードにア クセスする命令として 68000 には次の命令が ある.

- (1) CCR と実効アドレス (EA) 間の転送-MOVE EA to CCR, MOVE SR to EA
- (2) CCR に対する論理高算---ANDI to CCR. EORI to CCR. ORI to CCR.
 - a. MOVE EA to CCR (Move EA to Codition Codes Register) 命令[†] この

211

命令は、実効アドレス EA の内容をコンディション コード レジスタへ転送する命令であ る、ソースオペランドのサイズはワードであるが、下位 8 ビットのみが CCR へ転送され る、実効アドレス EA のアドレス形式はアドレス レジスタ直接形式が禁止されていること と電前は、MOVE 命令と同じである。この命令は、CCR の各フラダに値を設定するとき に使う、たとえば、10 遠鏡算を行う前に、2フラダを1ド設定し、他のフラダをクリアし たい場合

MOVE #4.CCR

とすればよい、

b. MOVE SR to EA (Move from Status Register to EA) 命命? この命令は ステーヌスレジスタの内容を実効アドンス EA へ転送する命令である。オペランドサイズはフードのみが許されている。 突効アドレス EA のフドレス形式は通常の MOVE 命令 と同じである。この命は CCR をメニリ上に記憶するために使用する。たとえば、CCR センステムスタップ内へ保持する場合

MOVE SR, -(SP)

という命令を実行すればよい。この命令例はサブルーチンの先頭で使用される。サブルー チンから戻るときに RTR 命令を用いれば、コンディション コードレジスタもサブルーチン呼出し前の状態に復帰できる。

e. ANDI to CCR (AND Immediate to Codition Codes) 命令^P この命令は、コ ソディション コード レジスタの内整とイミヴィエイト値の論道度を計算し、コンディション コード レジスタへ格約する命令である。オペランド サイズはバイトのみである。た とえば、Xフタダのみをタリアし、他のフラグは元の値のままにするためには、次の命令を実行すればよい。

ANDI #15, CCR

また、本命令の実行時間は8サイタルであり、MOVE EA to CCR 命令の実行時間は (12+EA 計算) サイタルである(7 草参展)、したがって、特定のフラグをクリアするた めには AMDI to CCR 命令の方が MOVE EA to CCR 命令よりも 4 クロック +EA 計算の 分が分割い

| †1 | MOVE | (en), CCR | ((es)) → CCR |
|----|------|------------|--|
| †2 | MOVE | SR, (ea) | SR → ⟨ea⟩ |
| 13 | ANDI | #〈データ〉,CCR | $CCR \cdot \sharp \langle f - g \rangle \longrightarrow CCR$ |

d. EORI to CCR (Exclusive OR Immediate to Condition Code Register) 命令がこの命令はコンディションコードレジスタの内容とイミディンイト低の排他的論理和を計算しコンディションコードレジスタへ格納する命令である。オペランドサイズはバイトのみである。たとえば、Xフラグのみを反転させたいときは次の命令を実行すればよい。

EORI #16, CCR

e. OR to CCR (OR Immediate to Condition Code Register) 命令¹¹ この命令はコンディションコードレジスタの内容とイ・ディエイト値の論理形を計算し、コンディションコードレジスタへ格納する命令である。オペランドサイズはバイトのみである。たとえば他のフラダに影響を与えず X フラグに 1を設定したいときは次の命令を実行すればよい。

ORI \$16,CCR

16.3 その他の命令

本節では、前節までに説明できなかった命令のうち、NOP 命令ならびに未実装命令につ いて説明する。

- a. NOP (No Operation) 命令¹⁴ NOP 命令は何もしない命令である。命令長は1 ワードであり実行時間は4クロックサイクルである。この命令は主として、プログラム中 の領域確保ならびに、時間遅れとして利用される。
- b. 未実験命令 未実験命合はオペレーション ロードの上位4ビットが"1010"または"1111"のビットパターンをもつ命令である(8票参照)、8章でも説明したとおり、未実験命令は切外処理を引き起す。そのため未実験金舎処理ルーチン中のある個型を行りプログラムを割り当てておけば、未実験命の水実験処理ルーチン中のある個の処理を行りよりにみよる。すなわち、いわゆるエミュレーションを行わせることが可能となる。

例として浮動小数点演算エミュレーション命令のフォーマットを図16.2に示す。図 16.2の命令はデータレジスタDOとD4の浮動小数点演算を行うものであり、図中オペレーシュンフォールドで演算の種類を示す。第0~2 および第5~8 ビットの内容は 0ま

^{†1} EORI \$(f-y), CCR CCR⊕\$(f-y) → CCR

ta NOP (オペランドなし) 何もしない

たは1のいずれであってもよい、オペレーションフィールドのビットパターンと消算の 指定を次のように対応づける。

| E > 14 | E , 13 | | |
|--------|--------|------|---------|
| 0 | 0 | FADD | 浮動小数点加舞 |
| 0 | 1 | FSUB | 浮動小数点減算 |
| 1 | | FMUL | 浮動小数点乘質 |
| 1 | 1 | FDIV | 浮動小數点除等 |

データレジスタ D0 と D4 の浮動小数点加算命令をアセンブラ レベルで記述すると FADD DO.D4

とたる。この場合、アセンブラはこの命令を図16.2の命令フォーマットに変換できるも のでなければたらない

| | | | | | | | | | | 5 | | | | | 0 |
|---|---|---|---|---|---|---|---|---|---|----|---|-----|---|---|---|
| 1 | 0 | 1 | 0 | × | × | × | × | × | × | × | | | × | Х | × |
| | | | | | | | | | | オペ | Ξ | - p | , | | |

図 18.2 浮動小数点前算のエミュレーション用金合フォーマット何

以下に、浮動小数点演算エミュレーション用の初期化ルーチンの例を示す、命令の上位 4ビットが"1010"の命令は 10番の例外ベクタを発生する。このため 10番の例外ベク タに対応する 40 番地には初期化ルーチンの先頭アドレス 1500 番地を格納しておく、実際 の初期化ルーチンは1500番地から始まる。この例では演算の種類を調べそれぞれの演算 プログラムヘジャンプさせるものである. なお,データ レジスタ D7 およびアドレス レ ジスタ A5 の値は破壊される。

| ORG | 40 | 1010命令の例外ベクトル番号 |
|-----------|------------|------------------------|
| DC.L | 1500 | 例外処理ルーチンの開始番地 |
| | | |
| ORG | 1500 | |
| MOVEA . L | 2 (SP), A5 | スタックから1010命令のプログ |
| | | ラムカウンタ ASへ転送 |
| MOVE, W | (A5),D7 | 1010 命令の命令コードを D7 へ転 |
| | | 送 |
| MOVE, W | D7,-(SP) | 1010 命令の命令コードをスタッ |
| | | クへ退避 |
| ANDI | #\$18,D7 | 演算フィールド抽出 |
| LSR | \$1,D7 | 演算フィールドを 0. 4. 8. 12 の |

| | LEA | OPANADDR , A 5 | いずれかに変換 オペレーションの 先頭番地を A5 ヘロード |
|----------|---------|----------------|--------------------------------------|
| | MOVEA.L | O(A5,D7.W),A5 | A5の番地を演算フィールドで修 |
| | JMP | (A5) | 飾し、ジャンプ先をA5ヘロード 各演算処理ルーチンへジャンプ |
| | | | |
| OPANADDR | DC.L | FADD | 加算処理ルーチン |
| | DC.L | FSUB | 減算処理ルーチン |
| | DC.L | FMUL | 乗算処理ルーチン |
| | DC.L | FDIV | 除算処理ルーチン |

17 特権命令

8章では、68000 に 2種類のプログラム実行状態、すなわち、ユーザ状態とスーパバイ ず状態とがあることを説明した。本章では、スーパバイザ状態 (ステータス レジスタの S ビットが"1")でのみ使用可能な特権命令とよばれる命令について説明する。

68000 でプログラムを実行状態を2種類に区別したのは、一般のプログラムの実行とシステムを管理するプログラム (一般では OBと称されるシステム ブログラム) の実行とを区別し、システム全体の信頼性を向上させるためである。この手法は、すでに大形計算機では一般的となっている。特権命令は、システムを管理するための命令であるので、特にこの命令の実行は他の命令の実行と区別する必要がある。特権命令を大きく分類すると、次のようになる。

- ステータス レジスタの内容を変更 (ANDI, EORI, ORI, MOVE EA to SR 命令)
- (2) プログラム実行状態の変化に伴う相互間連絡(MOVE to/from USP 命令)
- (3) タスクの切換えおよびその準備等(RTE, RESET, STOP命令)

特権命令はスーパパイザ状態でのみ使用可能であり、ユーザ状態で使用しようとした場合には、命令実行の段階で特権同外が発生する、特権例外によって実行される特権違反例 外処理に関しては8.3節(106ページ)を参照されたい、

a. ANDI to SR (ANDI Immediate 10 Status Register)¹¹, EORI to SR (Exclusive OR Immediate to Status Register)¹⁴, ORI to SR (Inclusive OR Immediate to Status Register)¹⁴命金 これらの命令は、ステータスレジスタの内容(S・Tビット、新込みマスク特別、コンディン。ソコード)とイミディエイトデータとの新国教育を

¹¹ ANDI \$⟨₹−∅⟩, SR SR •\$⟨₹−∅⟩ → SR

^{†2} EORI $\sharp \langle \vec{\tau} - s \rangle$, SR SR $\oplus \sharp \langle \vec{\tau} - s \rangle \longrightarrow$ SR

^{†3} ORI $\sharp\langle \vec{\tau}- \bar{\rho}\rangle$, SR SR+ $\sharp\langle \vec{\tau}- \bar{\rho}\rangle \longrightarrow$ SR

行い、その結果に使ってステータス レジスタの内容を変更する命令である。この命令の実 行により、プログラム実行状態の更更、トレース処理の実行、額込みレベルの設定。コン ヴィションコードの初期度並行前性とたる、本命令が、一般命令である "to CCR" と 遠う点は、"to CCR" の場合には無視されたイミディエイト"データ上位バイト(ビット 番号 I5~8) が、本命令ではシステム バイトの情報を変更させる点である。システム バ イトの情報は、プログラム実行状態の変更、トレース処理の実行、割込みレベルの設定を 行うため、システムに直接影響を与える。

ッステム バイトの情報変更によるシステム コントロールの一倒として、外割制込みによるタスク切換えの傾倒について簡単によれる。 たとえば、現在実行中のシステム プログラム およびそれに続いてソフト的に起動されるプログラムにおいて、 部込みレベルで以外の分割割込みなは許したくないとする。この場合、システム バイトの割込みマスタ情報だけを次の合かによって変更させ、レベルフとする。

ORI #\$ 0700, SR

また逆に,すべての外部割込みに対して応答させようと考えた場合には、次の命令を実行 して割込みマスク情報をレベルセ=に変更する。

ANDI # \$ F O FF , SR

ファンタションコンドFCO~2の出力をマドレスの一窓として蒐集用いる場合には、ステータス レジスタ S ビットの情報を変える必要が生する。 すなわち、S ビットの情報が FC2 の出力に直接反映されるため、スーパイギ状態で実行されるシステェ ブロタラム はコーザ実態で実行されたジャラを、 恋照できたいという不都合が起ることがある。 そこで、 どうしてもやむを倒たい場合この命令を用いて S ビット情報を "0" に変更し、システム ブログラムのブログラム実行状態をユーザ 状態としてから、 参照すべきデータを 68000 の内部レジンタ (DO~7) 等に格給し、 再度 TRAP 命令の実行によって実行状態をスーパイ・ず状態に運移させる手度さが必要となる。 しかし、 68000 上位 16 ビット マイタロコンビュータ 68010 では、スーパイギ状態に悪いては FCO~2 の出力をプログラットで設定が聴となり、この手機をも不要となる。

b. MOVE EA to SR (Move EA to Status Register) 命令! 本合合は、ステータ ス レジスタの内容を任業の値にセットする命令である。。 立即同した命句は、命令実行 前のステータス レジスタの内容と強電調算するので、セットされる値は頭の状態を反映 する。 それに対し、この命令では、ステータス レジスタの内容を無条件に指定された値

[†] MOVE ⟨ea⟩, SR ⟨ea⟩ → SR

(ソース オペランド) とする。

たとえば、ステータス レジスタにオールのをセットしようとした場合を考える。ステー タス レジスタをオールのにすると、プログラム実行状態はニーザ状態に、ドレースは不実 行の状態に、態込みマスタはレベルのに、そしてコンディションコードはすべて"0"の 状態とたる。これは、次の命令を実行すればよい。

MOVE #\$ 0000, SR

本命令では、ソースオペランドのアドレス形式として、アドレス レジスタ直接形式以外の すべての形式をとることができる。

e. MOVE USP (Move User Stack Pointer) 命令 本会令は、ニーザ放動とスーパイギ状態との間でシステムスタック ポインタの値を遠離するためにある。68000ではシステムスタック ポインタとしてアドレス レジスタ A7を利用している・システムスタック ポインタとしてアドレス レジスタ A7を利用している・システムスタック ポインタはユーギ状態では USP、スーパイギ状態では USP と区別されている、このように、アドレスレジスタ A7 は、実際には 2つのレジスタで構成されており、どちらのレジスタを使用するかはプログラム実行状態(ステータス レジスタ Sビットの値)で自動的に決められてしまり、スーパイイザ状態で実行するシステム ブログラムにおいては、すべてこのゲータを参照可能とする必要がある。そのため、スーパイギ状態で実行 するプログラムで、エーザ状態で実行 するプログラムで、エーザ状態で実行 は、プログラムで、エーザ状態で実行 は、プログラムで、エーザ状態で実行 するプログラムで、エーザ状態で使用したアドレス レジスタ A7 すなわら USP をアクセスする手段が必要となる。この時段として利用されるのかこの命令である。

アドレス レジスタ A0~6 tz. 「スーイバイ 千 状態でも、ユーザ状態でも同じものである。 したがってスーパバイ 学状態でのユーギ状態における アドレス レジスタ A7 (USP) の参照は、これらアドレス レジスタ A0~6 を仲介として用いる。本命令は次に示すアドレス形式のみが徐されている。

MOVE.L An, USP An → USP

 $\text{MOVE.L.} \quad \text{USP} \text{, An} \quad \text{USP} \rightarrow \text{An}$

d. RTE (Return from Exception) 命命¹¹ 本命令社、例外処理技術生質されるシ ステムプログラムから、例外処理を発生させたプログラムに制御を参すためのものであ る。8章の例外処理で説明したように、例外処理中に 68000 内のプログラム カウソタおよ びステータス レジスタの内物はスーパルイザ システム スタッタ上 (SSD が指定する人

 $⁽SP) + \longrightarrow PC$, trible SP # SSP

モリ上)に逼避される。この混避された他を 89000 内に再び戻すと、例外処理を発生させた命令の次の命令を実行することが できる。 そのため、例外処理 映に実行するシステム ブログラムの最後で本命令を実行すれば、例外処理を発生させたブログラムの再開が可能 である。

なお、アドスエラー、バスエラーの同外処理においてシステムスタック上に迅速され るデータは、プログラム カウンタおよびステータス レジスタの内容だけではたいので、 スタックポインタの内容はプッグラム カウンタおよびステータス レジスタの格納アドレ スを示していない。また、例外処理後のシステム ブログラムでアドンス レジスタ A7 およびシステム スタッタ ポインタ (指度法に異なるが同一のレジスタ) を使用した場合 たも同様の状況が考えられる。したがって、本命令を実行する前にはスタッタ ポインタの 内容をチェックしておくことが必要である。

e. RESET (Reset External Devices) 参合⁴ 本令令を実行すると65000のリセットビン出力がアナートされ、このビンに接続された外部ペイスをマセットすることができる。リセットビン出力は124 クロック分の期間アナートされている。外部ダバイスのリセットは、本令令を実行し、124 クロック分の期間に完了するようにする。

本命令の実行によって69000の内部シシスタが影響を受けることはない、また。次サイクル以降の命令競出しは、本命令の実行サイクルの一番最後で行われるため、リセット間号の供給が命令競出しに起因したパスエラーおよびアドレスエラーによって中断されることもない、本命令の実行では、リセット例外処理が行われない。

f. STOP (Load SR Stop) 命令¹ STOP 命令は、必要な割込みが発生するまでプロセッサをストップさせ、タスク間で同期をとるため等に使用される。

命のの実行では、まず、 オペレーション ロードに厳く 2 パイトのイドディネイト データをそのままステータス レジスタにセットする、これにより、ステータス レジスタ内の 解訟み マスタビット 10~2 (ビット番号の-10) もある値に設定される。 その後、ブロセッサは、この報込みマスタビットに設定したレベルより高レベルの外部部込み要求が行われる。で得越する (ストップ状態)、下記の命令を実行して、割込みマスタ情報をレベル アにセットした場合には、レベルイの外部制込み要求および外部リセット信号の入力がないかぎり、プロセッサは再動所を行わない。

^{†1} RESET (オペランドなし) RES 端子をフサート

to STOP #(f-#)

^{#〈}データ〉---→ SR、割込みまでストップ状態

STOP #\$7F00 T="0", S="1", I0~12="1", CC="0" な SR にセット, 停止状態となる

本命令によってタスク間で同期をとる場合としては次のような状況が考えられる。すな わち、68000 が所定の演算を終了し、I/O 待ちとなる場合や、複数の 68000 を用いてマルチ プロセッサを構成し、処理の順序性が問題となるプログラムを実行する場合等である。こ のような状況の場合には、本命令を用い、網込み方式によって同期をとることが有効であ る、一方。このような機能をプログラムだけで実現しようとしたのが TAS 命令である。 TAS 命令に関する詳細は13章を参照されたい。

18 例外処理後のシステム プログラム

8 東で述べたよりに、68000では例外処理をプロセッキ内のマイタロブログラムにより 実行する。しかし、その処理後にシステル運用上で必要となる様々の機能を果すシステム プログラム (OS) は、それぞれのシステム構成に応じてユーザが用意したければならない、このシステム プログラムの展展について、この単て整単に説明する。

例外処理機大学行きれるシステムプロックムのアドレスは、それぞれの例外処理発生要 ■別の例外ペラタによって指定される。例外処理では例外イラタを開み出し、それぞれの システムプロップの人の実行事備までを行う(8事業限)、つまり、例外処理後に実行する システムプロップの人の影動を、例外処理によって行うのである。一方、例外処理後のシス テムプログラムの実行によって、例外処理を発生させたニター要因の回復を行う。さらに その後のタスタの変更、例外処理を発生させたニター級の回復を行う。さらに その後のタスタの変更、例外処理を発生させたコックラムの再起動あるいは全く別のブロ デラムの実行)もシステムプログラムが行うことにたる。これは、RTE 命令。RTR 命令 RTS 命令等を用いて実行する。

各例外処理核に実行されるべきシステム プログラムの基本機能, 動作について以下説明 していく。

18.1 リセット例外処理後のシステム プログラム

本システム プログラムの主要機能は大別すると、次の2点である。

- (1) システム全体の初期状態設定
- (2) 次に実行すべきプログラム (タスク) の選択

上記(1) の機能としては。イニシャル プログラム ローディング (IPL) 等があり、これらはシステム構成によって個々に準備する必要がある。一方。(2) の機能を有するシス

テム プログラムは一般にディスパッチャ (Dispatcher) とよばれている。

ディスペッチャは実行可能なプログラスのリストを調べ、その中で一番優先度が高いプ ログラムの実行を準備と、プログラム実行の階階として、システムスタック上に、その プログラムの先頭アドレスおよび初頭値とすべきステータス レジスタの内容等をセット する。その後、FTE 命令等を実行して、次に実行すべきプログラスに起動をかける。

実行可能なグログラムがない場合には、プロセッヤを持續させる必要がある。実行可能 なプログラムの発生を外部割込みの形でプロセットに知らせる場合には、プロセッサ化 500 命令を実行させて初込み発生で停止させればよい。また、実行可能なブルッラム の発生をメモリ上のある特定なビットの変化によってプロセッサに知らせる場合には、無 取ループ内で「AS 命令を実行して、そのビットをサェックし、その能気に従ってループ を限出するようにプログラムを構成さればよい、この無限ループ内のブログラムの実行が を機を摘と用じ締ぎをする。

18.2 割込み例外処理後のシステム プログラム

本システム ブログラムの主要機能は、外部デバイスとの交信である。たとえば、I/O 装 置が入出力を終えた場合には、その終了を能込みによってブロセッサに知らせる。これら 外部デバイスと 68000 との交信方式は、それぞれの外部デバイスに依存しているため一様 ではない、そのため、それぞれの外部デバイスに選したシステム ブログラムを起動する必 悪がある。

耐込み何外条理によって危險されるフステム ブログラムは、8.3 節で提列したように、 都込みベタを用いることにより複数個設定することができる。 したがって、タイクの異 なる外部デバイスごとに、それぞれに対応したシステム ブログラムを準備することができ る。そして、それらの起動は、ハード的(あるいはソフト的)に耐込みベリタを指定(割 込みの呼及理中の耐込みアクノレッジ サイタル)すること可能となる。

18.3 トラップ例外処理後のシステム プログラム

本システム ブログラムの主要機能は、ユーザ次額で実行される ブログラムからの I/O 要求、演算結果がオーバフローした場合の対策、メモリ語の管理等と微く報多である。一般に、トラップ発生命令 (TRAP、TRAPV、CHK 命令) は、ユーザ状態で実行されるプログラムがスーパイイザ状態で実行される システム ブログラムを呼び出す (スーパイヤコールと巻す場合が多い) 場合に用いられることが多い、そのため、その機能はさまざまなものとなる。この種々様多なシステム ブログラムをそれぞれの目的に合せて呼び出せるよう。65000 では、トラップ何外処理庁で対に実行するシステム ブログラムのアドレスを構定するために読み出す例外ベクタを19箱 (TRAP)命令で16種、TRAPV、CHK 命令、徐教 ひで名 1種) 設定できるようにしている。

18.4 不当命令および未実装命令例外処理後のシステム プログラム

不当命令例外処理後のシステム ブログラムの機能としては、次にあげる 2 種類等が考え られる。このうち、どの機能を選択するかはシステム設計者の判断で決る。

- (1) 不当命令があったことをメモリ上に記録し、その命令の実行は行わず、次の命令から実行を再開する。
- (2) 不当命令があったことをメモリ上に記録し。 TRAP 命令によってディスパッチを 起動させ、別のプログラム (タスク) の実行を行う。

一方、未実施命令例外処理後に起動されるシステムプログラムは、エミュレーション用のプログラスである。このことは、8.3 額、16.3 節でも説明した。この場合、このシステムプログラムではたとえば預動小板。高級異等をサポートし、最後に、RET 命令で例外処理を発生させたブログラムにはなるとは行動小板の重ながある。

18.5 特権違反例外処理後のシステム プログラム

本システムプログラムの主要機能は、前節で説明した不当命令例外処理核のシステムプ ログラムとは従同様である、特価連反例外のあったことをメモリ上に記録し、その命令の 実行を行わず次の命令の実行から再開、あるいは別のプログラム (タスタ) を投動させる ことがふつりである.

18.6 トレース例外処理後のシステム プログラム

本システムプログラムの主要機能は、1命令要行ごとに69000円の情報をメキリ上に記録するトレース機能である。このトレース機能がプログラム問是の段階では大きな助けとなる(8.3 節金照)。トレース例外処理では、トレース機能を有する本システムプログラムを税動させる。

68000 内ユーザ レジスタの情報をメモリ上に格納するのには MOVEM 命令が有効である。詳細に関しては12 東北参照されたい、また、プログラム カウソタおよびステータス レジスタの内容はスーペパイザンステム スタック (SSP が アドレスを指定するメモリ空 別)上に格納されているので、これらの情報も併せて転送しておくと、プログラムのデバ ッのにとって転合がよい。

18.7 バス エラー例外処理後のシステム プログラム

本システムプログラムの主要機能は、バスエラーからの回復である。パスエラー例外 起理では、バスエラーを発生させた時点でのプログラムカウンタ、ステータスレジスタ の内容の他に、そのとき実行していた命令のオイレーションワード、参照アドレスおよび そのアタセスタイプの情報がシステムスタック上に退避される(8.3 節参照)。したがっ て、これらの情報を有効に利用してエラー回復を受扱ればよいのであるが、現状180000で は、ブログラムカウンタによって示されるアドレスが、パスエラーを発生させた命令の が新盤から次に実行を予定している命令の拡張器とでのどの部分を指定しているのか定義 できない、そのため、一番簡単なエラー回復の手段はシステム全体をリセットするという 方式である。68000上に16ビットマイク=コンピュータ 68010のパスエラー例外処理の 仕様は、もっとエラー回復に都合の良い仕様、すなわち、パスエラーを発生させた命令を 再発行し守いい仕様に表常されることが予想され、バスエラーを発生させた命令を

18.8 アドレス エラー例外処理後のシステム プログラム

本システム プログラムの主要機能は、アドレス エラーからの回復である。 しかし、ア

ドレス エラー例外処理もパスエラー例外処理と同様。 退避されるプログラム カウンタの 内容はエラー発生時のアドレスを限定できない、そのため、システム全体をリセットする という方波をとらずにエラー回復を図るうとした場合には、オペレーション ワード、参照 アドレスおよびそのアクセス タイプの情報を有効に利用する必要がある。

この章でのシステム ブロタウムの説明は観説的なものであり、これらブログラムの仕様 柱ンステム構成。目的によって縁ゃに変化する。そのため、この章で説明をしなかった機 能がシステム ブロタラムに導入される場合もあれば、逆に、ここで説明した機能が合略さ れる場合もある。現在、68000 を用いたボードコンピュータ H680 SBC システムでは、前 途のようなシステム ブログラム (リアルタイムモニタ RMS、580 RMS 1R) を EPROM の新で場体している (川面を図).

19 プログラム例

前業までは主として各命令犯に機能の説明を行ったが、本意では各命令の目類を深める ために、いろいろな機能の命を組入会せた。より実際的なフログラム例を示す、プログラ ム例として、2進化10進数の裏装護熱、1の個数の数支上げ、文字列の一致判定、ASCII から2進数への変換、パリティの生成をあげる。これらはいずれも基本的なものばかりで あるが、前業をでの確定という意味も数本的機といる。各命令の説明を選定参照すること により、理解が一層深とるであるうと

19.1 2 准化 10 准数の真数変換

正の2億化10進数の減算において、被減数よりも減衰のほかが大きいと演算機制は負 になる。ところが、SBOO 命令を担いてこの減算を行うと演算差異は10の補数表現にな る。たとえば13章、図13.10で示したように12340000-12345678の減算ではボローが発 生し、その根果は99994322である。本節では補数表現された演算結果を真数に直すプロ グラム例を示す。

補数を真数に直すには図19.1に示すようにゼロから補数を引けばよい、そこで、NBCD



図 19.1 2進化 10進化真数変換の数値例

命令を肥いた次のルーチンを肌・丸ば結果を実数に変換することができる。たお本来なら 符号表示パイトを定義して。これを処理すべきであるがここでは落略した。たおレジスタ A1に SBCD 命令の勇と同様に 2 遺化 10 進数 データの格約された メモリを 増し示すレジ スタ

| BCC | NEXT | 減算結果でボローがなければ次へ |
|-----------|---|--|
| ADDQ. L | #4,AI | 下位桁を指し示す |
| MOVEQ . L | #3,D1 | ループ カウンタをセット |
| ANDI | #\$OF,CCR | X フラグをクリア |
| NBCD | ~(A1) | 10 進補数 |
| DBRA | D0,L01 | ループ |
| EQU | * | 補正終了 |
| | ADDQ . L MOVEQ . L ANDI NBCD DBRA | ADDQ.L #4,AI MOVEQ.L #3,DI ANDI #\$0F,CCR NBCD -(A1) DBRA D0,L01 |

19.2 1の個数の数え上げ

本節では、 データ レジスタ D0 中に含まれている 1 の函数を敷え上げる方弦について 示す。 D0 は32 ビット長として使用する。 したがって D0 に含まれる 1 の個数は 0 億から 最大32 個までである。 D0 中の 1 の個数を放え上げるためには、 節題 シフトあるいは ローテートの全を使う方法(14 乗参照) しあるが、本節では別の方法を示す。

図19.2 はここで用いたアルゴリズムについて説明した図である。 データ レジスタ D2 には D0 から算術的に 1 を滅算した内容が入っている。 D0 では第0 ビットから第3 ビッ

| | | | | トが0で第 |
|----------------|--------|--------------------|-----------|---------|
| | 313029 | | 76543210 | |
| D ₀ | 011 | | 00110000 | に対し, D |
| | | | | 第3ピット |
| D2 | 011 | | 00101111 | がりである |
| | | | | したがって |
| Do · D | 2 011 | 141111 | 00100000 | D0.D2 K |
| E 19. | | ノジスタ D O A げる方法 | こ合まれる1の個数 | から第4ビ |
| | | .,, | | |

トが0で第4ビットが1であるの に対し、D2では第0ビットから 第3ビットまでが1で第4ビット が0であることに注目されたい、 したがって、D0と D2 の論理徴 D0-D2に知いては、第0ビット から第4ビットきですべて0とな る。これをもどのD0と比較する。

と、DOに含まれる1のうも最も右にあるものが1億だけ0に反転していることがわかる。 したがって、DOとDOから1だけ減算したD2の機能機を耐たなDOとする機作を、 DOが0にたるまで借り返せば1の個数を放え上げることができる。D0に含まれている 1の個数が少ない場合には、たのフルゴリズムは実行数率がよい、プログンの単数に示 す。この例ではデータ レジスタ D1 に 1 の個数が入るものとする。

CLR. L D 1 D1 かクリア TST.L DO D0 550 50 7 BEO OUIT ADDQ.L #1, D1 1.1: D1に1を加える MOVE.L DO.D2 DOへD2ヘコピーする SUBQ.L #I,D2 D2から1を減算する AND. L D2.D0 D0 と D2 の論理確をとる BNE L1

NOP OUIT:

19.3 文字列の一致判定

本節では、長さ80文字(80 パイト)の STRING 1 および STRING 2 の一番判定を行 カプログラム目を示す。各文字列はメモリ上にあるものとする。一般判定に際しては、 CMPM 命令と DBNE 命令を用いる。プログラム例を次に示す。

LEA STRING1, A0 A0 に文字列1の先頭番地をセットする LEA STRING2, A1 A1に文字列2の先頭番地をセットする MOVEI.L #19.D0 D0 に文字列の長さ-1をセットする LOOP: CMPM.L (A0)+,(A1)+ 文字列1と文字列2を1文字ずつ比較する DIBNE DO.LOOP 一致している間は分岐し比較を続ける RM1 DO.SAME D0 はマイナスの値か?

STRING 1 : DC 'COMPUTER...' 文字列1 (80 バイト) STRING 2 : DC 'OVERFLOW...' 文字列2 (80 バイト)

まず、LEA 命令を用いて2つの文字列の先頭番地をそれぞれアドレス レジスタ AO, A 1にセットする. 次にデータ レジスタ D0に比較する文字列の長さ -1 (ここでは #19) をセットする、文字列の比較には CMPM 命令を用いる、CMPM 命令のアドレス形式はポス トインクリメント アドレス レジスタ間接形式のみであり, 命令実行毎にアドレス レジス タをインクリメントする。文字列が等しいかどうかは、 DBNE 命令の家行結単でわかる DBNE 命令で反復処理が終了する条件は文字列が一致しなかった場合もしくは附定された 比較回数が終了した場合である。文字列が一致しなかった場合には、データ レジスタ DO の内容は -1よりも大きくなる。設定された比較回数を終了した場合は文字列が等しかっ たことを示す。この場合にはデータ レジスタ D0 の内容は -1 で終了する。

19.4 ASCII から2 准数への変換

本節では 16 進数を表す ASCII (0~9, A~F) 4 文字を 16 ビットの 2 准数へ変換する サブルーチン プログラムを示す。 変換すべき ASCII 文字列は、 図 19.3 に示すようにデ



ASCHEX: CIR W

るものとする。 変縁結果はデータ レジスタ D2の下位ワードにセッ

変換のアルゴリズムを次に示

す。 まず \$4F で第6ビットと下位 4ビットの抜出しを行う。 ASCII 文字が "A"~"F" か "0"~"9" かは第6ビット (上位から2ビット目) で判定できる。すなわち、第6ビッ トが1のとき "A"~"F" であり、0のとき "0"~"9" である、 さらに、"A"~"F" の場 合。抜き出したパターンから\$37を算術的に減算したものが\$A~\$Fになり、"O"~"9" の場合、下位4ピットがそのまま数値を表す、変換の順序は上位文字から始め、結果を格 続する D2 を 4 ピットずつが左シフトしていく、以下にプログラム例を示す。 この何で は、データ レジスタがバイト、ワード、 ロング ワードのいずれでも扱えることを利用し て、D1をデータの保持と演算の両方に用いている。なお、D1の内容は、変換終了後破 嫌されている。


D2をクリア

| | BSR.S | AHCV | 最上位文字を変換 |
|-------|---------|----------|----------------------|
| | BSR.S | AHCV | 2番目の文字を変換 |
| | BSR.S | AHCV | 3番目の文字を変換 |
| | BSR.S | AHCV | 最下位の文字を変換 |
| | RTS | | 結果が D2 に入って終了 |
| | | | |
| AHCV: | ROL . L | #8,D1 | D1の最上位バイトを最下位に移動 |
| | ANDI. B | #\$4F,D1 | 下位4ビットと第6ビットを抜出し |
| | CMPI. B | #\$10,D1 | 第6ビットが1か? |
| | BLT . S | AH 1 | 下位4ビットが0~9なら AH1へ |
| | SUBL. B | #\$37,D1 | A~F なら 10~15 に変換 |
| AH1: | LSL. W | #4,D2 | D2を左に4ビットシフト |
| | ADD . B | D1,D2 | D2 シフトに結果の 4 ビットを加える |
| | | | |

19.5 パリティの生成

本節ではビット データのパリティを生成するプログラム例を示す。 ビット データのパ リティは、それぞれのビット値の排他的論理和により生成する、すなわち、パリティは、 ビット データ内の"1"の総数が偶数個の場合は0に、奇数個の場合は1になる。

ここでは、データ レジスタ D0 の下位 16 ビットにビット データが格納されているも のとし、データ レジスタ D1 をパリティ フラグとして■いる



パリティ生成のアルゴリズムを図9.4を用いて簡単に説明する。D0にはビットデータ d0~15 が絡納されている。 まず、この内容を1ビット左にローテートしたものを D1 に 格納する。そして、D0 と D1 の内容を EOR し、その結果を D0 に格納する。 D0 に格 納された値は、それぞれのビット データの2 ビット分の EOR となっている。次に、DO の内容を2ビット左にローテートしたものを D1 に格納し、 D0 と D1 の内容を EOR し てから、その結果を D0 に格納する。ここで D0 に格納された値は、それぞれのビット データの 4 ビット分の EOR となっている。 さらに、 D O の内容を 4 ビット左にローテー

トしたものを D1 に格納し、D0 と D1 の内容を EOR してから、その結果を D0 に格納 する。このとき、D0 に格納きれた値は、それぞれのビット データの8 ビット分の EOR となっている。以下同様にして、16 ビット分の EOR を求める。データ レジスタ D0 の各 ビットは、それぞれすべてのビット データを EOR した結果であり、そのため全ビット同 じ俺となる。このアルコリズムに従ったプログラム 例を次に示す。

MOVE DO.D1 D0→D1 ROL. W #1, D1 D1 を左に1ビットローテート EOR DO, D1 $D1 \oplus D0 \rightarrow D1$ MOVE D1,D0 $D1 \rightarrow D0$ D0を左に 2ビット ローテート ROL. W #2, DO EOR DO,D1 $D1 \oplus D0 \rightarrow D1$ MOVE D1.00 $D1 \rightarrow D0$ ROL. W #4, D0 D0を左に 4 ピット ローテート $D1 \oplus D0 \rightarrow D1$ EOR DO.D1 MOVE D1,D0 $D1 \rightarrow D0$ ROL. W #8, DO D0を左に 8 ビット ローテート

 $D1 \oplus D0 \rightarrow D1$

DO. D1

EOR

夏 68000 のサポート システム

マイクロコンピュータを利用するには、MPU、メモリ、クロック発生器などを個別に購 入し、利用者が自らこれらをボード上に組み合せて、マイクロコンピュータ システムを 作ることもある。しかしより手軽にマイクロコンピュータを利用しようとする場合には、 LSI メーカやシステム メーカが、 広範囲な一般ユーザの 利用を目的として発売している マイクロコンピュータ ボードあるいはマイクロコンピュータ システムを 用いると便利で ある.

この章では、以上のような目的の 68000 マイクロコンピュータ システムの優要を紹介 する。詳細はメーカ発行のマニュアル類を参照されたい。

20.1 H 680 SBC

本節では、日立製作所から発売されている16ビットシングルボードコンピュータシ



ステム (H 680 SBC) について樹夢を流 べる。 図 20.1 に H 680 SB 01 の外銀写 真を, 図20.2に H680 SBC のシステム 構成図を示す。 H680 SBC システムの 主要な機能モジュールとして、現在。次 の4個が用意されている。(1) シング ルボードのコンピュータ本体 (H680SB 01): MPU, ROM, RAM, PIA. ACIA, PTM (Programmable Timer Module) などを搭載。(2) モニタ ボード






図 20.2 68000 マイクロコンピュータ システム (H 680 SBC システム)



■ 20.3 H 680 SB 01 のブロック図

(H680MN01): 標準 OS としてデバッガを突装し、RMS (Real time Monitor System) あるいはテキスト エディタ、アセンブラなどが搭載できる。(3) RAM ボード (H680DM 12): 128 K バイトのダイサ t, タクメモリを実装している。(4) フロッビディスの創御ボード (H680FD); フロッピディスクの創御を行う。これらのモジュールはユモンバス 形式のインターフェイスをもっているため、ビルディング ブロック形式で詰張することが できる。

次に、H880 SBC システムの核となるコンピュータ本体 <math>H680 SB01 について説明する。 図 20.3 に H680 SB01 のブェック図を示す、H680 SB01 内のノモリは EPROM(最大16K・パイト)、RAM(4K・パイト)を含まて最大20K・パイトのノモリを実装することが可能である。 アドレスマップを図 20.4 に示す。 システム用とユーザ用に別のエリアが割り当てられている。



パラレル I/O インター フェイス用には、6821 PIA が 1 個実数され、16デッタ ラインと 3 銅御鉱が使用 可 能 である。シリフル I/O インターフェイス用には、 6820 ACIA が 1 間実後さ あ、 RS-232C レベルイン ターフェイスをもつ機器に 機健できる。転送レートは 300-9600 BPS (Sir Per Second)の間をブログラム により5 段 衛子 配覧 空や

る。タイマは 6840 PTM を 1 個実装しており、2 本の 16 ビットタイマが使用できる。またボードへの外部割込みは 7 レベルまで入力することができる。

SBC を複数合用いてマルチプロセッサシステムを構成する場合、ボード上のジャンパ コネクタをマルチモードに設定し、モニタボード (H680MN01) を用意すればよい、 このときモニタボードに決定されているパスアービタによりバス権の領額が行われる。

20 2 H 680 TR 01

H680TRO1社、68000を導入する場合の評価・学習用として開発されたワンボードコ ンピュータンステムである。図20.5にボードの外観写真を、図20.6にシステムブロッ ク図を示す。以下に機能の模要を途


べる.

H680 TR 01 は、32 K \cdot パイトのダ イナミック RAM を標準実装し、 さらに人をリ素子の差換えて、128 K \cdot パイトまでカモリ等量を必要で きる。また RAM 領域の全型開な システムとユーザが共用できるモー ド (モード \cdot ド)、た、スーパーパイザ の関係シェーザの関ラエーザの対象となって




■ 20.5 16 ビットトレーニング モジュール (H 680 TR 01) の外観

されるモード (モードII) で使用できる。これらの選択はプログラムでフラグを設定する ことによって行われる。 各モードにおけるア ドレスマップは図 20.7 に示すとおりであ ス システムプログラムは EPROM に書き込まれている。



■ 20.8 H 680 TR 01 のシステム ブロック図



(a) モード I におけるアドレスマップ (b) モードⅡにおけるアドレスマップ 図 20.7 H 680 TR 01 のフドレスマップ

図 20.6 に示したように、専用小形コンソール H 68 PC 01 をパラレルボートにつない で、68000 のマシン語レベルの操作ができる。 またオプションの PIA を 1 個追加すると 16 ピットバスのパラレル入出力ポートとなる. シリアル インターフェイスとして TTL ま たは RS-232 C レベルのインターフェイスを備えているので、ASR タイプの標準コンツ ールにつなぐことができる。 転送レートは 300, 600, 1200, 2400, 4800, 9600 BPS のな かから選択できる。 これに より紙テープペースでアセンブラ, テキストエディタを使用 できる.

割込み機能としては、ボード内で発生する割込み (システム割込み) 以外にユーザが外 部から入力する割込み(ユーザ割込み)が使用できる。またパワーオンリセット。リセ ット スイッチによるリセットおよびメモリの 実装されていない アドレス空間をアクセス したときのバスエラー検出機能を有している。

サポートソフトウェアとしては、入出力ルーチン、基数変換ルーチンなどのモニタ、 アセンプラおよびテキスト エディタが EPROM で用意されている。

たお、16 ピンの TTL の IC を約30 個実装できるユーザ用のスペースを有しているた め、小規模なハードウェアを実装して、システム機能の拡張を図ることができる。

マイクロコンピュータの応用にあたっては、開発するシステムの多様化。高度化に伴っ てハードウェアとともにソフトウェアの効率的な開発が一量重要な過となる。しかしなが ちマイクロコンピュータ応用システムの開発では、

- (1) ハードウェアが完成しないとソフトウェアのデバッダが難しく、両者の同時開発 が困難である。
- (2) マイクロコンピュータ応用のユーザッステムでは、 通常、ソフトウェア開発の ための言語プロセッサやデバッグ機能をもたないため、ユーザッステム上でのデバッグ が困難である。
 - などの問題が伴い、効率的にシステム開発を行うことが響しい。

これらの問題を解決するために、マイクロコンピュータ開発支援装置がLSI メーカ、 システム メーカから着を発売されている。これによりプログラムの作成からデバッグ。 ちらにプロトタイプ システム上での リアルタイム シミュレーションはで一貫したシステム 展覧を行うことができる。

本書では、 截本の 68000 用開発 支援 装置のうち、特に日立製作所より発売されている 68000 マイクロコンピュータ開発支援システム H680 SD 300 を紹介する。

21.1 H 680 SD 300 のハードウェアの概要

21.1.1 システム構成

図21.1は H680 SD 300 の外観写真である、標準入出方線器として。 コンソール CRT、 プリンタおよびフロッピディスク装置が装備されている、 本体部は、15枚のモジュール を収納でき、将来 68120 IPC モジュールを 追加すればコンソール CRT 4 台、 ブリンタ 1台がサポート可能となり、マル サステーションが実現できる。 村680 SD 300 内部モジュールの構 仮は図 21.2 のように 4 機関 4 枚 のモジュールからなり。各モジュール間は標準 VERSA パズドによ り結合している。表 23.1 に H 680 150 300 の本体の位数を示す。



図 21.1 68000 マイクロコンピュータ開発支援システム (H 680 Si) 300) の外側図




図 21.2 H680 SD 300 のハードウェア構成図

21.1.2 システムの機能概要

HS90SD300は、限率システムとして、MFU キジュール、デバッグ キジュール、フェ $\pm ビディステコントロール モジュール、256 K パイト ダイナミック RAM モジュールの$ 4 モジュールを製飾している。 これらは標準 VERSA パスで結合されるようになっている。

[†] 標準 VERSA バス: モトローラ社のマイクロコンピュータ 開発支援システムで用いるモジュール間のバス方式

表 21.1 H 680 SB 300 の仕場

| 項目 | | ft | 楼 |
|---------------|-------------|-------------------|-------------------|
| プロセッサ | ゲータ | : 1, 4, 8, 16, 32 | ピット |
| 68000 | アドレス | : 16 MB (24 € | 2 F) |
| | アドレス形式 | : 14 報報 | |
| | レジスタ | : 17 閏+1 (スラ | ータス レジスタ) 🗐 |
| | 命令 | : 56 額 (1, 2, 3, | 4.57-F) |
| 外部割込み | 7レベル (同し | ベルの場合はス | ニット番号の小さい方の側込み |
| バス制御 | 5レベル (同じ | ベルの場合はス1 スト優生) | コット番号の小さい方のパスリ |
| 主記憶部容量 | 256 K -14 F | (部港) | |
| 入出力ポート | | | ボーレート 50~19200 ボー |
| プリンタ インターフェイス | | ントロニクス代目 | |
| 軍源 | | % 50/60 Hz | |
| 消費電力 | 標準構成件 (F | | ファッピディスク, CRT デ |
| 動作温度範囲 | 10~35°C | | |
| 寸法 | 高さ650×億1 | 540×奥行800 [m | |

- a. MPU モジュール MPU モジュール上には、MPU (68000)、タロック発生回路、4 セグメントのメモリ管理ニニット、フライマリ/セカンダリ マップ切換え ロジック (次節で説明) およびモジュールの自己診断用のファームウェブがある。 メモリ管理ニニットにより、オペレーティング システム (OS) の管理下でのメモリ制品でや、マルチタスキング OS によるタスタの同時処理により、プログラムの開発をとりスピードアップさせることができる。たとえばアセンブラでプリンタを使用中に、コンソール CRT でプログラムの優楽が行える。
- b. デバッグモジュール デバッグモジュールは、デバッグ機能をもつファームウェア、バス管理ロジック、ブリンタ用入出力ポート、コンソール CRT 用 RS-232 C ポートおよびホストコンピュータとの交信用 RS-232 C のポートから構成されている。
- c. フロッピティスクコントロールモジュール フロッピディスクコントロールモジュードには、68000ンステムからのデータ要素の整理と、フロッピディスタ用の自己診断のために、専用マイクロコンピュータが使用されている。このようなマルテプロセッシンダ技術を使用することにより、システムのパフォーマンスを向上させ、より効果的なシステムの利用を図っている。
- d. 256 \mathbf{x} \mathbf{x} \mathbf{x} \mathbf{y} \mathbf{z} \mathbf{z}

エラーチェックを行っている。パリティ エラーが発生したときは、MPU に対してバスエ ラーを伝える。 メモリ アドレスの割当てはボード上のスイッチで任意に設定可能である。 またこのメモリモジュールは、増設可能で、1Mバイト以上の常駐メモリを使用できる。

e, H 680 SD 300 周辺装置 H 680 SD 300 で使用する周辺装置の仕様の標準を表 21. 2に示す。

21.1.3 システムの拡張性

a. マルチステーション H 680 SD 300 は同時に複数のユーザが プログラム開発を行うるマルチステ ーションに拡張可能である、IPCモ ジュール1枚の追加で4台のコンソ ール CRT と 1 台のプリンタを 総統 できる。この場合メモリを追加する ことが必要である.

b. リアルタイムテバッグ装置

68000 ASE (Adaptive System Eva-

| 入出力圖器名 | 機能仕様 |
|-----------------------------|---|
| コンソール CRT | インテリジェント機能付1920 文字/画面14 インチ函面, 緑色文字 |
| プリンタ | 両方向印字形シリアルプリンタ ドットインパクト方式 180 文字/sec 132 文字/行 |
| フロッピ ディスク ドライブ装置 | ・ 丙酉面単密度使用(日立製 FDD 402)・ 500 K バイト/台・ IBM 3740 フォーマット |
| 高速ラインプリ ンタ (オプション、将来) | 700 行/min132 文字/min括字インパクト方式 |

luator) モジュールおよび ASE BOX を追加することにより、リアルタイム で 68000 ユ ーザ システムをデバッグすることができる、ASE BOX 内の 68000 は。 ユーザ システム の MPU として動作し、コンソール CRT 上のキーにより簡単にデバッグできる。

- e. EPROM ライタ EPROM ライタモジュールを追加することにより、EPROM に対し、審込み、読出し、照合、プランクチェック、コピーができる。
- d. ハードティスク装置 ハードディスク装置を外部記憶装置として接続可能であ る。フロッピディスク装置に比べ、高速処理ができ、多くのプログラムおよび大規模なプ ログラムの開発が容易となる。

21.2 ソフトウェア構成


図 21.3 に H 680 SD 300 のソフトウェアの構成を示す。FDOS, EMS (Exective Monitor System), CRT エディタ、マクロアセンブラ、リンケージェディタ、FORTRAN コン バイラ、PASCAL コンパイラ、スーパ PL/H コンパイラが提供されており、 さらにシ



図 21.3 FF 680 SD 300 のソフトウェア機成図

ンポリック デバッガなどのオプション機能の開発が進められている。 これら各ソフトウェアの内容については、22章で流べる。

H680SD300を使用して、FDOS、EMS のもとでユーザブログラムをデバッグする際、 ブライマリメモリマップとセカングリメモリマップの概念が必要となる。 ここでは図 21.4に示す H680SD300のメモリマップを用いて上記各概念について説明する。



a. プライマリメモリマップ ・プライマリ メモリマップの場合、ユーザ プログラム は FDOS と同一領域にロードされ、ユーザモードとして実行させる。 したがってデバッ グ対象のプログラムは、ユーザモードでなければならない。この場合、FDOS のデバッ グコマンドを使用して、ユーザ プログラムをデバッグする。

b. セカンダリメモリマップ セカンダリメモリマップの場合、FDOS の[SMI OAD] コマンドにより、 フロッピディスク上のユーザ プログラムがセカンダリメモリマップト にロードされる。 この場合、ユーザ プログラムはスーパパイザ モードおよびユーザ モー ドの両方を使用することができる。 さらに 16 M バイトの全メモリ空間をユーザが使用す ることが可能である。ただし (000010) to 番地および (000024) to 番地からの各4パイトは システムで使用し、ユーザは使用できない。セカングリスモリマップの場合。EMS のデ バッグ コマンドを使用してユーザ プログラムをデバッグできる。

21.3 H 680 SD 300 の使い方

21.3.1 入出力機器の指定

H 680 SD 300 は入出力機器として フロッビディスク、コンソール CRT およびプリンタ を備えている。これらの入出力機器の指定方法は本システムを使いこたす上で策要な点で ある 本システムの FDOS では、入出力機器の指定を次のように行う。

a. デバイスの指定方法

(1) フロッピディスク

#FD×× (××はドライブ装置の番号 00, 01, 02 および 03)

(2) CRT ディスプレイ

#CN×× (××: 00 % LU 01)

(3) ログオンターミナル

h. ファイルの指定方法 FDOS におけるファイル名の標準フェーマットは次のとお りである.

〈ボリュール名〉: 〈ユーザ番号〉、〈カタログ名〉、〈ファイル名〉、〈拡張名〉、 〈保護キー〉

- (1) ボリュール名:ファッピディスクにつけた固有名(1~4桁の英数字)
- (2) ユーザ番号 ;ユーザにつけられた固有番号 (1~9999の10 進数)

- (3) カタログ名 ;ファイルを管理するための名前 (1~8桁の英冊字)
- (4) ファイル名 ;最も基本となるファイル名 (1~8桁の英数字)
- (5) 拡張名 : ファイルの種類を示す記号 (2桁の英字)
 - システムで使用している拡張名は次のとおりである。
 - LO: ロードモジュールファイル RO: リロケータブルオブジェクトファイル
 - PA: PASCAL Y-37-14
 - FT: FORTRAN y = 27712
 - TT. FORTHING
 - AL: アセンブラソースファイル SY: FDOS システムファイル
 - CF: コマンドファイル
 - LS: 言語プロセッサのリスト出力ファイル
 - PC: PASCAL 中間語ファイル LL: リンケージュディタのリスト出力ファイル
- (6) 保護キー :ファイルの書込みに対する保護キー (2 桁の数字)

21.3.2 システムの動作モード

H680SD300のソフトウェアには次の2つのモードがあり、それぞれ異なった方法で起動される。

- FDOS € − F
 - (2) EMS € − F

FDOS モードでは FDOS システム ディスタが必要である。 H680 SD 300 では図 21.3 に対すようなソフトウェアが5 枚のシステム ディスタに格納されている。必要に応じて、各ディスタを使用することができる。 EMS モードでは FDOS システム ディスタは不要である。 上記2つのモードの起動方法,停止方法については、本書では名略する。メーカから出版されているマニュアルを参考にされたい。

21.3.3 ソフトウェアの開発手順

H 680 SD 300を使用したシステム開発手順を図 21.5 に示す。

- a. ソフトウェアの作成 ソフトウェアの作成は大きく次の3ステップで行われる。
 - (1) ソース プログラムファイルの作成
- (2) アセンプラおよびコンパイラの実行 アセンブラ, PASCAL, FORTRAN あるいはスーパ PL/H コンパイラによりオブジェクトモジュールを作成する.
- (3) ロードモジュールの作成 リンケージエディタを使用して、アセンブラやコ

ンパイラが 出力 したオブジェクトモ ジ ュールを絶対器 地形 式のロードモジュ ールに変換する.

b. デバッグの方法 H680 SD 300 には次の3つのデバッグ機能がある。

(1) EMS によるソフトウェアデバ "グ海伯 EMSにはユーザブ=グラ ムのロード、メモリ内容の表示/変更お よびユーザ プログラムの 宝行 等のデバ ッグ機能がある、EMS の下では、ユー ザプログラムは ブライマリ メモリマッ プまたはセカンダリメモリマップ上の絶 対番地のアドレスにロードされる。

(2) シンボリックデバッガによる ソフトウェアデバッグ機能 シンボ リックデバッガは FDOS 下で稼動する デバッガで、ユーザブログラムのロー ド、メモリ内容の表示/変更およびユー ザプログラムの実行等のデバッグ機能 がある。 シンボリックデバッガの下で はユーザ プログラムはプライマリメモ リマップ (後にセカンダリ メモリマップ もサポートする予定である) 上の論理ア ドレスにロードされる。 また将来は PA




図 21.5 H 680 SD 300 によるシスム開発 手順

SCAL 等の高級言語のシンボルによるデバッグ機能も可能となる。

(3) ASEによるソフトウェア/ハードウェアデバッグ機能 ASEには H680SD 300 に接続したユーザ システムのハードウェアおよびソフトウェアの阿方を同時にデバッ グする機能がある。

その特徴は次のとおりである。

i) ユーザシステムのクロックで動作し、リアルタイムでソフトウェア、ハードウ x ア両方のデバッグが可能である。

246 21. 68000 マイクロコンピュータ開発支援装置

- ii) 2箇所のプレータポイントをハードウェアで設定できるので、リアルタイムプレータが可能である。
- iii) 125 ns ごとの高速トレース、MPU インターフェイス チェック、サイクル リセットによる 解析後能。 タイムアウト チェック 機能など多くのハードウェア チェック機能をもっている。

アプリケーションブログラムの効率良い開発を行うためには、サポートソフトウェアが充実していることが重要である。一例として、図22.1 に日立転作所の68000 用 サポートソフトウェアを示す。 レジデント システムとしては、シングルボード コンビュータ (SBC) 用と開発支援システム H680 SD 300 用のものがある。またクロスシステムとして、サポートソフトウェアンステムとは同様である。 サポートソフトウェアの詳細は、メーカから出されている説明書を参考にされたい、本書では、レジデントのなかから、いくつかのソフトウェアについての概要を指介しておく。



22.1 FDOS (Floppy Disk Operating System)

FDOSは、大容量で、操作性のよい両面フロッピディスクを記憶媒体としたタスク管理 機能、ジョブ管理機能およびファイル管理機能を有し、スーパ PL/H, FORTRAN、 PASCAL などの言語プロセッサ、ユーティリティならびにユーザ プログラムを統一して 管理する きた ハードディスク ベースでマルチプログラミング シサボートする機能も且 備している。その特長として,

- コマンドインタブリタ方式の採用により、会話形式でオペレーションができる。 また、よく用いる定型的なコマンド群を登録することにより、操作性を向上させることが できる.
- (2) プログラミングからデバッグまで、一貫してフロッピディスクペースでできる。 最大4台(2Mバイト)までのフロッピディスク(南面または片面放密度)をサポートする。
 - (3) CRT エディタ、マクロア センブラ、スーパ PL/H, FORTRAN, PASCAL リ ンケージ エディタ、ASE、EPROM ライタおよび FDOS ユーティリティたどのプログラ ムを簡単に呼び出せる。

表 22.1 FDOS 制御コマンド

| 項番 | 分類 | コマンド | 後館 |
|--|--------------|--|--|
| 1 2 3 | セション管理 | (BREAK *-) LOGOF BYE | セシェンを開始する セシェンを終了する セシェンを終了する |
| 4 5 6 7 8 9 10 11 12 | ジェブ管理 | CHAIN RETRY PROCeed END BATCH CANCEL QUERY ARGuments NOARGuments | カルドグラッショの設計 ガートした第・マンド使用符を含 ブートした後のコンドルの設計を含 カルドプロッシェに支架で使用させる ルルップカッドでのカルドグラッジャの選行 メルテル・アンドル・アンドル・アンドル・アンドル・アンドル・アンドル・アンドル・アンド |
| 13 14 15 16 17 18 19 | ブログラム 実行 | LOAD START CONTinue STOP TERMimote BSTOP BTERM | ブログラムをメモリにロードする ブログラムを実行させる サルビステムを実行させる フェジラムを実行させる フェジラムの実行を中間させる ブログラムやようとした。 ブレンターにより、ブログラムを比める プレーステーにより、ブログラムを比める |
| 20 21 | ディフォルト 管理 | USEID DEFaults | 当技セションのディフォルト ボリューム ID,ユーザ参号の変更 当技セションのディフォルト ボリューム ID,ユーザ委号の表示 |
| 22 23 | 時刻管理 | DATE | 現在日時を表示し、日付を変更する (ユーザ番号 0のみ) 現在日時を表示し、時期を変更する (ユーザ番号 0のみ) |

春 22.2 FDOS ユーティリティコマンド

| 类更 | 分類 | 2475 | NR 19 | |
|----|--------------|----------|---------------------------------|---|
| 1 | | RENAME | ファイル名の変更 | |
| 2 | ファイル | DEL | ファイルの削除 | |
| 3 | 管理 | DIR | ディレクトリの内容表示 | |
| 4 | | FREE | ディスク空エリア教の表示 | |
| 5 | 7=0=- 2=2 | INIT | ディスク システム テーブルの初間化 | |
| 6 | | BACKUP | ディスクコピー/ベリファイ | |
| 7 | | COPY | ファイルのコピー/ベリファイ | |
| 8 | P-719 | CONV | M/IBM フォーマットのファイルを SD 300 用に変更す | 8 |
| 9 | 7 4 | DUMP | ディスク/ファイル内容の表示 | |
| 10 | | LIST | ソースファイルの表示 | |
| 11 | | MBLM | Sタイプオブジェクトをバイナリファイルに変換する | |
| 12 | 9245 | PATCH | ロードモジュールの修正 | |
| 13 | 初館 | DEBUG | FDOS デバッグ コマンドへ制御を探す | |
| 14 | 9483 | SMLOAD | セカングリ メモリマップ上にオブジェクトをロードする | 5 |
| 15 | | E | CRT コディタへ開鍵を収す | |
| 16 | | ASM | マクロアセンブラへ割割を放す | |
| 17 | 70091 | PLH | スーパ PL/H へ制御を液す | |
| 18 | ングシステム | FORTRAN | FORTRANへ別別を衍す | |
| 19 | | PASCAL | PASCAL フェーズ1 へ制御を設す | |
| 20 | | PASCAL 2 | PASCAL フェーズ 2 へ割削を渡す | |
| 21 | | LINK | リンケージエディタへ割削を渡す | |

表 22.3 DEBUG サブコマンド

| 項荷 | 分 類 | 2775 | 25 | t/B |
|----------------------|--------------------------|----------------------------|--|---------------------------------|
| 1 2 | ブレータ ポイント | BR NOBR | プレータポイント各地の指定, 妄形 プレータポイント番地の解除 | · |
| 3 4 5 6 7 8 | トレース および 条件ブレーク | VA VM VL MC XM | サプタ エ が空 (1) トペータ (2) 特定アドレスのメモの再答の (3) 指電か会談が行後のプレータ 上記プレータ会件(2) の比較信許忠、 上部プレータ条件(2) のよなりアドレー 上記プレータ条件(3) の命令数耐圧。 別外無影響のブレータスを検定、表 | 表示 ーンの指定。表示 スの指定。表示 表示 |
| 9 | プログラム 実行 | G | 現在の PC 香味からプログラムを実行 | |
| 10 11 12 13 | メモリ, レ ジスタ内容 の表示変更 | MD MM DF Ri | 推定者地からのメモリ内容を指定側数 推定者地のメモリ内容を変更 全レジスタ内容表示 レジスタ内容表示 | 表示 |
| 14 15 16 | プリンタ 出力 | AP MOP DP | プリンタへ接続 指定番迫からのメモリ内容を指定例数 プリンタ切職し | プリンタへ出力 |
| 17 18 19 | その他 | EXIT QUIT ST | FDOS へ別御を移行 (ただしタスクロ 全てを終了し FDOS へ別御を移行 タスタのスナータスを表示 | 男行) |

250 22、サポートソフトウェア

- (4) セクタ単位の効率的なスペース管理を行う。
- (5) ファイルをユーザ別に保護・管理する。
- (6) ユーザ プログラムを簡単に呼び出せる。
- (7) マルチタスク処理を行い、スループットの向上を図っている。
- (8) MMU (Memory Management Unit) を使用して、タスク対応に独立した論理 空間を与え、メモリの保護を実現している。

表 22.1,表 22.2。表 22.3 K FDOS の制御コマンド、FDOS 下のファイルを管理する ユーティリティ コマンド、ユーザ プログラムのデバッグに用いる DEBUG サブコマンド のそれぞれを示す。

22.2 EMS (Executive Monitor System)

EMS は物理空間用の モニタ で、 プライマリ マップおよびセカンダリ マップ上での プログラムの ロードやデバッグを行う。 また FDOS のプートストラップ やブリンタへの出力機能などをもっている。

EMS の主な機能は次のようなものである。

- (1) 紙テープ上のオブジェクト プログラムのロード、メモリ内容のパンチおよび照合
- (2) アドレスストップの指定、解除および表示
- (3) ブレータポイントの指定、解除および表示(4) ブログラムの実行、トレース
- (5) メモリ内容の表示。 奈里
- (5) メモリ内容の表示。変更
- (6) レジスタ内容の表示,変更(7) プリンタへのハードコピー出力
- (8) プライマリマップおよびセカンダリマップの切絶き
- (9) メモリのテスト
- (10) FDOS のブートストラップ

22.3 CRT = ディタ

CRT エディタは、オペレーティングシステムの管理下で動作し、ソース プログラムの 作成や変更を CRT 超面上で行う。この CRT エディタはコマンド モードおよびページモ ードの2つのモードをもち、専用 CRT コソアールのカーソル機能、 制削用キャラタタおよびファンタシ ョンキーを用いて、ソースファイ ル内の文字中行の挿入、変更および 前総を行う。CRT ニディタの機能 構成と同立。2.2に示す、機能の概要 は次のとおりである。



(1) ページモード

- 図 22.2 CRTエディタの機器構成
- (i) 文字の変更、削除。(ii) 行の挿入、削除。(iii) 1行スクロールアップ/スクロールダウン
- (iv) 1ページスクロール アップ/スクロール ダウン
- (2) コマンドモード
 - (i) 文字列のサーチ, (ii) 文字列の変更

22.3 リンケージェディタ

リンケージェディタは、別々にコンパイルおよびアセンブルされた複数のリロケータブ ルオブジェクトをジェールを結合し、 1つのロードモジュールまたは1つのリロケータ ブルオブジェクトモジェールをつくる。このときセグメントの腐性の決定、アドレス空 間の計能、タイプラリの検索、外

您参照の解決、オブジェクトモジュールの再配置およびエラーメッセージの出力を行う。さらにモジュールマップ、外部定義シンボルのテーブル、未定義または2重定義シンボルなどの情報もブリント出力する。

リンケージェディタの基本的 た処理は、次の2つである。

a. 外部参照関係の解決 別




図 22.3 リンケージェディタの入出力機器構成

別にコンパイルまたはアセンブルしたプログラム群の間で、別のプログラム中のシンボル を参照(これを外部参照とよぶ)することを可能とする。

たジュールの結合 別々にコンパイルまたはアセンブルしたプログラム容を、1本のロードモジュールに編集、結合する。

図 22.3 にリンケージェディタの入出力関連図を示す。

22.5 マクロアセンブラ

H680 SD 300 の FDOS の管理下で動作するマクロフセンブラの機器構成を図 22.4 に示 方、68000 アセンブリ言語で記述されたソース プログラムをフロッセディスタより入力し た。 機械能に翻訳し、絶対配置 (アブソリュート) または再配置可能 (リロケータブル) なオブジェクト・モジュールに編集して出力する。

主な特長は次のとおりである。

マクロ機能により、コーディングが策略化される。

(2) 条件付アセンプリングにより1 つのブログラムを多目的に利用できる。

(3) リロケータブルなオブジェクト の作成が可能なため、1つのブログラム をモジュール単位に分けてアセンブル し、リンケージニディタにより結合および絶対番地の割当てをすることができる。



図 22.4 マクロアセンブラの機器構成

- (4) リストおよびオブジェクトはアセンブラ制御命令によって制御できる。
- (5) 標準登録シンボル数; 2000 個
- (6) 標準アセンブルステップ数:8000ステップ

マクロアセンブラのコマンド、制御命令の詳細は、メーカから出版されているマニュアル圏を参照されたい。

22.6 FORTRAN

68000 用の FORTRAN は、FORTRAN 77 のサブセットに、ビット処理機能を追加し

た高級背頭である。このコンパイラは、ソースプログラムをリロケータブルたオブジェ クトモジュールに変換する。データのタイプは、整数形 (2パイト、4パイト)。実数形 (4パイト)、論理形および文字形がある、それぞれ変数または配列として使用できる。 一方メモリ内のデータをファイルとして扱える内部ファイル機能があり、印字するデータ の銀象が容易になっている。また構造化プログラミングがしやすい機能や3角関数。双曲 線関数で代表される多くの組込み関数等が備えられている。 さらにビット処理を行うサブ ルーチンもある。

22.7 PASCAL

PASCAL は、N. Wirth によって設計された高級言語である。 系統的にプログラムを 設計したり。アルゴリズムを記述したりするのに適している。その特徴は、データ タイプ レ1. T配列、レコード、集合、ファイル、ポインタ形をもつなど、論理的によく整理され たものとなっている点である。また条件文や繰返し文の種類にみられるように、洗練され た制御構造は、標造化プログラミングに適したものとなっている。

68000 用の PASCAL は、いわゆる標準 PASCAL とよばれる仕様(UCSD 仕様)に、 68000 アーキテクチャの特長を十分発揮できる特有な機能を追加している。

言語機能の概要は次のとおりである.

- (1) 13 種類の形定義が使用できる: 符号付整数形 4 バイト (ロングワード), 符号 付整数形2バイト (ワード), 符号付整数形1バイト (バイト)。部分範囲形, スカラ形. 配列形、レコード形、集合形、ファイル形、文字列形、ポインタ形、文字形、論理形
- (2) 変数は、上記一般形を宣言でき、またプログラマ自身が自由に構成することも可 術である.
 - (3) 演算には, NOT 演算記号。 栗法演算記号 (*. DIV. MOD. AND), 加法確算 記号 (+, -, OR)。関係演算記号 (=, <>, <, >, <=, >=, IN) が使用できる。
 - (4) 代入文, 手続き文, GOTO文, 空文, EXIT文, 複合文, WITH文, IF文, CASE 文 縄返し文 (WHILE 文, REPEAT 文, FOR 文), 入出力文等の実行文が使用 できる。
 - (5) 手続きには、関数形手続きと、サブルーチン形手続きとがあり。各手続きは、再 帰的呼出し可能 (RECURSIVE) で、FORWARD 属性を使用することで、手続きをコ ンパイル単位の外に拡張することもできる。

(6) プログラム中で宣言するすべての変数、手続き、ラベルは、その有効範囲をもつ ことができる。

PASCAL の機略を次のプログラム例を用いて説明する。

| Program Call (input, output); | (1) |
|---|-----|
| var i, m, n: integer; | 2 |
| procedure cube; | 3 |
| begin n: =m * m * m end; | (4) |
| begin for, i: =1 to 10 do | (5) |
| begin read (m); cube; writeln (n); end; | (6) |
| end. | on. |

- プログラム頭部; ္別名 Program から始まり、プログラム名 Call, プログラム パラメータ名 input, output と続く. input, output は蒸鞠ファイルとよばれる。
- ② 変数宣言部; ローカルに変数を定義する。この例では、変数名 i, m, n に対して整数形を定義している。
- 手続き宣言部の頭部;手続き名と引数 (オブション) を指定する。プログラム名 Call の実行文 ® 以前に使用する手続きがすべて宣言されていなければならない。
- 手続き cube の実行文部: 複合文の形(®で説明)をとり、m³の値を n に代入している。
- ⑤ プログラム名 Call の実行文部; begin で始まり ⑤ の end で閉じている。この形を 複合文とよび、囲まれた各実行文が、1つのまとまりをもつ、第1実行文の for 文 は次の実行文を 10回線の返す役割をする。この何では、該当実行文が複合文の形 をしているので、全体が10回線の返される。
- read (m) は、影響ファイル input から、変数 m に整数を読み込む、読み込んだ値を手続き cube を引用して3 奨値を n に求める。 求めた n を writeln (n) によって基準ファイル output へ出力する。
- ① 最も外側の複合文 (第1レベル) を終了するときには end にピリオドを付記する.

22.8 スーパ PL/H

スーパ PL/H は汎用高級言語 PL/I からマイクロコンピュータの応用 システム記述に 必要な機能を抜粋し、さらにマイクロコンピュータ特有の機能を付加して構成した言語で ある。また 8 ビット マイクロコンピュータ 6800 用の PL/H との上位互続、インテル社 の 16 ビートマイクロコンビュータ 8086 用の PL/M 86 との万様性も考慮されている。さ らにフロータブル機能す。3次元配列。3レベル構造体なども可能である。

PI/H は、フセンブラ言語に比ペプログラムが読みやすく。 少ないステップ数で記述で きるため、プログラムの生産性と品質の向上を期待できる。

ソース プログラムファイルから 入力したスーパ PL/H のプログラムは文とよばれるブ ログラムを記述する要素の集まりで構成される。 これらの文はスーパ PL/H コンパイラ ビトへて、記憶数を確保したり、プログラムの機能を実現するための機械器の列に翻訳さ れ、オブジェクト モジュール ファイルに格納される。

スーパ PL/H 言語の機能概要は次のとおりである。

- (1) 7種類のデータ形を使用できる 符号なし整数形1バイト (バイト), 符号な 1 拡動形 2 バイト (ワード)。 符号付載数形 2 バイト、 符号付載数形 4 バイト、 実数形。 ビット形。ポインタ形
- (2) 変数はスカラ変数。3次元までの配列、3レベルまでの排造体として宣言できる。
- (3) 溶質は質術消算(+, -, *, /), 比較消算(<>, -, >=, <=, >, <), 論理演算 (NOT, AND, OR, XOR), 番地参照演算 (@) が可能である。
- (4) 代入文, CALL文, RETURN文, GOTO文。IF文、单純DO文、反復DO サ、DO-WHILE ウ、DO CASE 文、機械依存文 (HALT, ENABLE, DISABLE, TESTANDSET) 等の実行文が使用できる。
- (5) 手続きには関数形手続きとサブルーチン手続きとがあり、再入可能属性 (REEN TRANT) を指定することができる。 さらにサブルーチン形手続きには、割込み属性 (INTERRIJPT) を指定することができる。
- (6) ブロックの中で宣言するすべての変数、手続き、ラベル、マクロは有効範囲をも つことができる。
- (7) 外部名定義属性 (PUBLIC) と外部名参照属性 (EXTERNAL) を用いて変数, および手続きの有効範囲をコンパイル単位の外に拡張できる。
 - (8) 組込み閲覧、組込み手続、組込み変数を使用できる。
 - (9) マクロ、INCLUDE ライブラリを使用できる。

スーパ PL/H の概略を次のプログラム例を用いて説明する。

[†] ロード モジュール (たとえば ROM 化したプログラム) をアドレス空間のどこに割り当ててもよ いよいら機能

256 22, サポートソフトウェ

EX1:DO; /* FOUR RULES OF ARITHMETIC */

DECLARE(A,B,C,D,E,F)WORD;

A=25;/* A AND B ARE NON-NEGATIVE */ B= 8;/* INTEGER LESS THAN 65536 */ 0

(2)

3

(5)

(6)

(8)

(9)

60

B= 8;/* INTEGER LESS THAN 65536 */ C=A+B;

D=A-B; E=A+B;

F=A/B; END;

(B) アログラムは EX1: のように 〈ブログラム名〉: (コロン)で始まり、次に DO; が続く、この DO; と最後の END; の間がブログラムである。 1行目のような行 を単純 DO 文といい、 END; までを一般に単純 DO ブロックトとぶ

② /*と*/で囲まれた部分を注釈という。ロンパイラがプログラムを機械節に翻訳するときは空白として処理する。

③ プログラムの中で使用する6個の変数を宣言している。このような文を宣言文とい

5. 宣言文は記憶場所を確保するためのもので、その姿数が使用される前に宣言しておく必要がある。AからFまでの変数はWORD形であることを示し、それぞれに2パイト(16ビット)ずつの記憶領域が頼り当てられる。

空白行、ブログラムを読みやすくするために挿入してある。

⑤ 代入文. 右辺の値を左辺 A に代入する. DO 文や宣言文と同様に、代入文も; (セミコョン)で終る。この行は代入文の後に注釈をともなっている。

® 変数 Bに値目を代入する。

① A の値に B の値を加え,その結果の値を C に代入する.

② Aの値からBの値を引き、その結果の値をDに代入する。
 ③ Aの値とBの値を掛け、その結果の値をEに代入する。 果算の結果は上位ワードを切り待てた値となる。

④ Aの値をBの値で割り。その結果の値をFに代入する。除算の結果は小数点以下を切り拾てた値になる。

◎ END 文。1行目の DO 文と対応してプログラムの総囲を表す。

付 録

付録として、253〜261 ページに実行命令オペランド一覧表を、262〜256 ページにオペ レーションコード一覧を掲げる、実効アドレス形式については表 4.1 を参照されたい(45 ページ)、たお、オペレーションコード一覧表に用いられる用語の定義は以下のとおりで ふみ

| 00 G. | |
|-------|--|
| サイズ | 00 バイト |
| | 01 7-5 |
| | 10 ロングワード |
| R/M | (レジスタ/メモリ): レジスタ~レジスタ=0、メモリ-メモリ=1 |
| dr | (direction): 右シフト=0, 左シフト=1 |
| i/r | (カウントソース): イミディエイト カウソタ=0, レジスタ カウンタ=1 |

| ā | | | L | | . 3 | | - 2 | | K | 2 | × | ų | | | | 7 |
|-----|-------|----------------|----|----|-------|---------------|------|------|------|-----|---------------|------------|--------|----------|----------|---------------|
| # | * * | 意 株 | Dn | Αn | Art ® | A: 0 . | -And | An G | An O | 000 | PCG | PCG Rud | # | sa | Dn | Αn |
| 1 | ABOD | 1 0 遊20第 | 0 | | | | | | | | | | | | 0 | |
| _ | - | | 1 | | - | _ | 0 | L. | _ | | | | | | | |
| | ADD | 8 进加算 | 00 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | H | 0 | |
| | ADDA | アドレスデータ加算 | 10 | 0 | 0 | 0 | 0 | 0 | | a | 0 | ô | 0 | - | | 0 |
| ı | ADDI | イミディエイトデータ加算 | 1 | - | Ť | - | Ť | 1 | _ | Ť | ř | - | | | ō | 0 |
| | ADDQ | 2 + > 2.10 (11 | t | | - | | | - | | | \vdash | İ | ő | - | | \d3 |
| | ADDX | エクステンドピット付加算 | 0 | | | - | 0 | E | | | | | _ | | 0 | |
| _ | | | 0 | | 0 | 0 | 0 | 0 | 0 | 0 | 10 | | - | - | - | |
| 8 | AND | 施型機 | 10 | | - | 0 | 0 | 0 | - | 2 | 0 | | 0 | - | 0 | |
| | | 4 (7 + 2 4) | ĭ | - | | | - | - | - | - | - | - | 0 | | 0 | |
| | ANDI | データ施理機 | | | - | | | - | | - | - | | 0 | - | - | |
| | 407 | | 0 | | | | - | | | _ | - | - | ~ | | 0 | - |
| 6 | ASL | 算術シフト | - | | | | | - | | - | | | 0 | | 0 | - |
| | ASR | | | | | | | | | | | | | | | |
| 5 | Всс | 条件付分数 | - | = | | | | | | _ | | | | _ | | - |
| 5 | BRA | 無条件分數 | - | | Ε, | | | | | | | | | _ | - | - |
| | всно | | 0 | | | | | | | _ | | | - | - | 0 | - |
| | BURG | ビット反転 | _ | | | | | _ | | _ | | | Õ | - | 0 | - |
| | BCLR | E . 1297 | 0 | | | | | | | - | | | - | - | 0 | - |
| 0 | BCLR | E. 1997 | | | | | | | | - | | | 01 | | 0 | - |
| 0 | | | 0 | | | | | - | | _ | | | × | \dashv | 0 | - |
| | BSET | ピットセット | | | | | | | | _ | | | 0 | - | 0 | - |
| | | | 0 | | | | | | | | | | 9 | \dashv | 0 | - |
| | BIST | ピットテスト | - | | | | | | | | | | 0 | - | 0 | - |
| 7 | BSR | サブルーチン分岐 | = | - | = | | | = | | | | | | =1 | _ | - |
| 8 | CHK | パウンダリチェック | 0 | | | 0 | 0 | 0 | 0 | 0 | 0 | | 0 | \dashv | 0 | |
| 9 | CLR | オペランドクリア | - | | | | | | - | | Ť | - | | - 1 | 0 | |
| | CMP | オペランド比較 | 0 | 10 | 0 | 0 | 0 | 0 | 0 | 0 | o" | O. | 0 | | 0 | - |
| 10 | CMPA | アドレスデータ比較 | 0 | 0 | 0 | | 0 | 0 | 0 | 0 | o | | 0 | - | - | 0 |
| re | CMPI | イミディエイトデータとの比較 | 1 | | | | | | | _ | | | 0 | \dashv | 0 | ~ |
| | CMPM | メモリーメモリ比較 | | | | | | | | | | | | - | ~ | - |
| 11 | DBcc | 被算付条件分数 | 0 | | | | | | | | | | | _ | | - |
| 12 | DIVS | 符号付除額 | 0 | | | 0 | 0 | | 01 | 0 | 0 | | 0 | _ | 0 | - |
| 1.5 | DIVU | 符号なし除算 | 0 | | 0 | 0 | | | 0: | | | | | | 0 | |
| | EOR | 掛他的資訊和 | 0 | | | | | | | | | - | | \dashv | 01 | |
| 18 | EORI | 15843419-920 | | | | | | | | | | | Ω | | 0 | |
| | FORI | 存位的違理和 | - | | | | | | | | | | | \neg | - | |
| 14 | EXO | レジスタ交換 | 0 | 0 | | | | | | - | | | - | | | 0 |
| 15 | EXT | 特号拡張 | | | | - 1 | | | | | - | - | = | _ | 0 | ~ |
| 10 | JMP | 無条件ジェンプ | | | | | | _ | | | | | -7 | - | - | \rightarrow |
| 17 | JSR | サブルーチンジャンプ | | | | _ | | | | | | | | = | \dashv | \dashv |
| 18 | LEA | 海効アドレスロード | | | 0 | - | | 0 | 0 | 0 | oi | 0 | -i | \pm | + | 0 |
| 19 | LINK | 29-2122 | | | ~ | - | - | ~ | ~ | ~ | - | ~ | - | - | - | 4 |
| ~ | | | 0 | Ť | - | - | - | - | | - | - | - | -1 | - | 0 | - |
| 10 | T S T | 競班シフト | ~ | | | | - | | | | \rightarrow | - | 0 | | 0 | - |
| | LSR | | _ | | - | - | - | - | - | - | - | | \sim | | | _ |

| スラ | | À - | - 0 | | 1 1 | 15 3 | 5 2 | М | | 7'- | タサ | イズ | 33 | ディ | 20 | y 2 - | - F | |
|------|------|------|------|--------------|----------|----------|-------------|---|----|-----|----|----|----|----------|----|-------|-----|--------------------------|
| Le O | u,a, | An G | An C | An & Rivd | xxx | POS d | POP Rijd | 9 | SR | В | W | L | х | N | z | v | a | 91 29 |
| | | 0 | | | | | | | _ | 0 | Г | | * | U | * | υ | * | |
| | | _ | | | | | | _ | | 0 | 0 | 0 | * | * | * | ;#c | * | |
| 0 | 0 | 0 | 0 | 0 | 0 | _ | | | H | - | 0 | 0 | _ | - | - | - | _ | |
| 0 | 0 | 0 | 0 | Ö | | | | | | 0 | O | 0 | * | 160 | * | * | * | |
| o | 0 | | Ö | Ö | | | | | | 0 | 0 | | * | * | * | * | | はトーノベトサイスの場合は不可 |
| | - | 0 | H | - | - | | | | | 0 | 0 | 0 | * | * | * | * | * | |
| _ | Ö | _ | 0 | 10 | 0 | | | | | 0 | 0 | 0 | - | * | * | 0 | 0 | |
| 0 | 0 | 0 | 0 | 0 | 0 | | | _ | 0 | 0 | 0 | 0 | - | * | * | 0 | 0 | S 具形式の場合。ワード サイズは特権化令 |
| _ | | - | | | | | | | | | - | - | - | | | | | |
| 0 | 0 | 0 | 0 | 0 | 0 | | | _ | | 0 | 0 | 0 | * | * | * | * | * | |
| _ | ¥ | | | ~ | - | 0 | 0 | | - | 0 | 0 | | - | - | - | - | - | |
| | | - | | | | Ö | | | | 0 | 0 | | - | - | - | w | - | |
| 0 | 0 | 0 | 0 | 0 | Ó | | | | | 0 | | 0 | [- | - | * | - | - | |
| 0 | 0 | 0 | 0 | | 0 | | | | t | 0 | Н | 0 | - | _ | 1* | - | - | |
| 0 | 0 | 0 | 0 | 0 | | - | | | H | - | H | - | H | <u> </u> | - | - | H | |
| Ó | | | 0 | | 0 | | | | | 0 | | 0 | - | - | * | - | 4" | |
| 00 | 00 | 0 | 0 | 0 | 0 | 0 | 0 | | - | 0 | | 0 | - | - | * | - | - | |
| Ť | 1 | - | 1 | Ť | | 0 | 0 | | | 0 | 0 | | - | - | | - | - | |
| | | | | Г | Ι. | | | | | | | L. | - | * | U | U | U | |
| 0 | 0 | 0 | | | | | | | | 0 | 0 | 0 | - | 0 | 1 | 0 | 0 | |
| | _ | L | | | | | | _ | _ | 0 | 0 | 0 | ** | * | * | * | * | (注)パイトタイズの時,不可 |
| _ | 1 | | | - | 1 | | - | - | | 10 | 0 | 0 | - | * | * | * | * | |
| 0 | 0 | 0 | C | 0 | 0 | | | - | - | 0 | 0 | | - | * | * | * | * | |
| - | U | | - | - | +- | 0 | 0 | | | 10 | 0 | 0 | Ε | 1,5 | * | * | - | |
| - | į- | | | - | - | - | 1 | | | | 0 | - | - | * | * | * | 0 | |
| | + | - | 1 | | ÷ | i | - | | | - | 0 | | - | * | 38 | * | 10 | |
| 0 | 0 | 0 | to | | 0 | 1 | | | 1 | 0 | 0 | 0 | - | * | * | 0 | 0 | |
| Õ | 0 | 0 | 0 | | | F | F | F | 0 | 0 | 0 | 0 | - | * | * | 0 | 0 | ワードサイズの場合、利 指金令 |
| F | F | | 1 | ļ. | F | | | - | Ē | Г | | 0 | - | - | - | - | - | |
| | 1 | | | | Ł | | | - | | | O | 0 | - | * | * | 0 | 0 | |
| 0 | L | | 0 | | 0 | | 0 | | | ĮΞ | Ė | | - | = | - | | - | |
| 0 | | | 0 | 0 | 0 | 10 | 0 | | | - | - | | - | - | - | - | - | |
| | | | | | | 1 | | | | - | | 0 | - | - | - | - | - | |
| L | - | H | - | - | \vdash | \vdash | \vdash | 0 | 1 | - | | - | - | - | | - | - | |
| 0 | 0 | | Ļ | 0 | 10 | Ė | H | Ė | ļ. | 0 | 0 | 0 | * | * | * | 0 | * | |

| a | | | ┖ | _ | | <i>i</i> - | - ス | * | æ | 9 | y | F | | _ | 1 | - 5 |
|-----|-------|---------------------|----|----|------|------------|------|----------|-------------|-----|-----|------|----|----|----------|----------|
| * | | 20 来 | Dn | Au | Anti | 44 | Act. | And d | And Rive | 100 | POS | P(16 | 22 | SR | Dn | An |
| Г | MOVE | 能 遊 | 10 | 0 | 0 | 0 | 0 | 0 | 0 | 10 | 0 | 0 | 0 | | 0 | + |
| | N | COBへの転送 | 0 | | 0 | 0 | 0 | 0 | 0 | | | 0 | 0 | | ř | 1 |
| | | SRへの転送 | O | | 0 | 0 | 0 | 0 | 0 | | | | 0 | | \vdash | H |
| | | 8 Rからの転送 | | 1 | | | - | - | 1 | - | 1 | - | - | 10 | 0 | 1 |
| | * | ひまPとの報送 | - | 0 | | | U | 8 | p. | | | | - | Ē | Ť | 0 |
| 21 | MOVEA | アドレスデータの転送 | 0 | Ŏ | 0 | 0 | 0 | 0 | 0 | | 0 | 0 | 0 | - | H | 0 |
| | MOVEM | 改在レジスタの町等転送 | E | Ė | 0 | 0 | 2 | 9 | 9 | 2 | 0 | 0 | Ĕ | Ε | | Ĭ |
| | MOVEP | 外部8ビット パスデータ相当 | 0 | | Ĭ. | _ | | 0 | _ | | | _ | | | 0 | |
| | MOVEQ | クイックデータ転送 | - | | | _ | | _ | - | | | | 0 | - | 0 | - |
| | MULS | 特易付養質 | 0 | | O | 0 | Ô | 0 | 0 | 0 | 0 | 0 | 0 | | 0 | - |
| EG | MULU | 枠号なし従業 | 0 | | 0 | 0 | 0 | 0 | 0 | 0 | o | 0 | 0 | - | 0 | - |
| | NBCD | 1.0 选符号反应 | - | - | ~ | | Ľ. | ~ | × | Ľ | Ľ | ~ | | - | Ö | Н |
| | NEG | 8 进符号页幅 | - | - | | | | | | | | - | | | ŏ | \vdash |
| 24 | NEGX | エクステンドビット特号反転 | | | | | | | | | | | | _ | o | - |
| 25 | NOP | ノーオペレーション | - | | | | | | | | | | | | _ | |
| 26 | NOT | MINTER | | - | | | | | | | | - | | | 0 | |
| | OR | 輸送和 | 0 | - | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | | 0 | |
| ì | ORI | イミディエイトデータと の開発和 | Ľ | | | | | | | | _ | | 0 | | 0 | |
| 13 | PEA | 実効アドレスのスタック | - | - | | | | | | | | | | | | - |
| 20 | RESET | 外部デバイス回りセット | | | | | | _ | | | | - | | = | - | |
| | ROL | ローデート | 0 | | | | | | | | | | 0 | | 00 | |
| 50 | ROXL | エクステンドピット何ロークート | 0 | | | | | | | | | | 0 | | 0 | Ε |
| 31 | RTE | 例外処理からのリターン | _ | | - | | | | | | | | | = | _ | = |
| 18 | BTR | cc回復リターン | - | | | | | | | - | | | | = | - | |
| 13 | 878 | サブルーチンからリターン | = | | | | | | | | | - | | = | - | _ |
| 56 | SBCD | 102600 | 0 | | | | 0 | | | | | | | | 0 | Ξ |
| 15 | See | 条件付せっト | 0 | | 0 | ò | 0 | | 0 | 0 | | | | - | | |
| 35 | STOP | ストップ | ř | | ~ | ~ | ~ | | - | _ | - | - | 0 | | Ξ | |
| | suB | 2 送號第 | 00 | Œ | 0 | 0 | 0 | 0 | 0 | Ó | 0 | 0 | 0 | | 0 | |
| - 1 | SUBA | アドレスデータ解放 | | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | Ö | - | - | 0 |
| ı | SUBI | イミディエイトデータ展覧 | - | | - | ~ | - | | _ | - | - | - | 0 | | Ö | ~ |
| ı | SUBQ | クィック派算 | | | | | | | | | | | Ö | - | 0 | -(0) |
| | subx | エクステンアピット付減額 | 0. | | | | 0 | | | | | | Ŭ | | 0 | - |
| 18 | SWAP | レジスタ半節交換 | | | | | - | | - | | | | - | = | 0 | - |
| 10 | TAS | テストアン目々。ト | | | | | | | | | | | | = | 0 | - |
| 10 | TRAP | トラップ | - | | | = | | | | | | | _ | = | ~ | - |
| 11 | TRAPV | オーバフロートラップ | = | | | | | | | | | | | - | | |
| 1.2 | TST | テスト | _ | | | | | | - | | | | | = | 0 | |
| ы | UNLK | スタックアンリンク | _ | | | | | - | - | - | | | | =+ | _ | 0 |

| 2 . | 7 1 | 4 . | - 2 | | 7 * | 4 | 5 Y | К | | 9- | - 94 | イズ | 12 | 14. | 20 | 21 | F | |
|-----|-----|----------|-----|---------------|-----|----------|-------------|----|----------|-----|------|----------|------|-----|----------|----------|-----|----------------------|
| | | | | | | | POE Riva | | SR | В | w | L | x | 2N | z | v | c | (8 - 4 |
| 0 | 0 | 0 | 0 | 0 | 0 | - | | - | +- | 0 | 0 | 0 | - | * | * | 0 | 0 | |
| - | - | Ė | - | - | - | _ | 1 | | 0 | Ť | 4 | Ť | * | * | * | * | * | 独下位ほピットのみ対象 |
| | | _ | | $\overline{}$ | | | | _ | 0 | - | 0 | 1 | * | * | * | * | * | 特権命令 |
| 0 | 0 | 0 | 0 | 0 | 0 | | | | Ť | 1 | 0 | | - | - | 1- | = | - | 111000 |
| | | - U | S | P- | | | | | | | | 0 | - | - | - | - | - | 特殊命令 |
| | - | r | Ë | Ė | - | - | - | | 1 | - | ō | 0 | 1- | - | +- | - | - | |
| ō | | 0 | 0 | 0 | 0 | | | 1- | | | | | 1 | | | - | | |
| v | Ü | 2 | 9 | 9 | z | F- | - | | = | 1 | 0 | 0 | - | - | - | - | - | |
| | | | 0 | | | | | | 1 | 1 | 1. | - | | | \vdash | \vdash | | |
| _ | | | | | | | | | | 1_ | 0 | 0 | - | - | - | - | | |
| _ | | _ | | | | | | | | | | 0 | - | 亦 | * | 0 | 0 | |
| _ | | _ | _ | _ | _ | _ | | | ļ | | 0 | _ | Ŀ | * | * | 0 | 0 | |
| _ | | | | | | <u> </u> | _ | | ļ | | 0 | _ | - | * | * | 0 | 0 | |
| 0 | 0 | 0 | 0 | 0 | 0 | | _ | _ | - | 0 | _ | | * | U | * | U | * | |
| Ō. | 0 | 0 | 0 | 0 | 0 | <u> </u> | | _ | | 0 | 0 | 0 | * | * | * | * | * | |
| 0 | 0 | 0 | 0 | 0 | 0 | | | - | - | 0 | 0 | 0 | * | * | * | * | * | |
| | | _ | | | | | | | <u> </u> | - | | Ε. | - | 1- | - | - | - | |
| 0 | 0 | 0 | 0 | 0 | 0 | \vdash | | - | | 0 | 0 | 0 | - | * | * | 0 | 0 | |
| 0 | 0 | 0 | 0 | 0 | 0 | | | | | 0 | 0 | 0 | - | * | * | 0 | 0 | |
| 0 | 0 | Ö | 0 | 0 | 0 | | | | | 0 | 0 | 0 | ~ | * | * | 0 | 0 | |
| _ | ш | | _ | | | | | _ | 0 | 0 | (SE) | | - | * | * | 0 | 0 | 237~トサイズのとき4神川 |
| 0 | ш | <u> </u> | 0 | 0 | 0 | 0 | 0 | _ | | ļ., | | 0 | _ | - | - | - | - | |
| - | | = | - | | - | | | = | Ε. | - | - | = | ᆖ | ᆖ | _ | = | - | 转换命令 |
| | | | | | | | | | | 0 | 0 | 0 | - | * | * | 0 | * | |
| 0 | 0 | 0 | 0 | 0 | 0 | | | | | H | | - | - | - | - | | | |
| 0 | 0 | 0 | 0 | Ö | 0 | | | - | - | 0 | 0 | 0 | * | * | * | 0 | * | |
| | | | | | | | = | | E | - | | F | * | * | * | * | * | 特殊合合 |
| | | =- | | | - | | | | - | _ | | \vdash | * | * | * | * | * | |
| | - | | | = | | | | | E | | | 느 | - | = | | | Ξ | |
| - | - | 0 | | | Н | - | _ | - | - | 0 | | | * | υ | * | U | * | |
| | | | | | - | | | | | O | | | - | - | - | | | |
| | | | | - | | | | | - | _ | | = | * | * | * | * | * | 特権命令 |
| 0 | 0 | 0 | O | 0 | 0 | - | | _ | - | 0 | 0 | 0 | * | * | * | * | * | (注) バイトサイドの3 合、不可 |
| | | | | | | | | | | | | 0 | A.00 | - | - | - | - | |
| 0 | 0 | 0 | 0 | 0 | 0 | | | | | 0 | 0 | 0 | * | * | * | * | * | |
| 0 | 0 | 0 | | 0 | 0 | | | | | 0 | | 0 | * | * | * | * | * | 性レイトサイズの場合。不可 |
| - | Н | 0 | | Н | _ | - | | - | H | 0 | 0 | 0 | * | * | * | * | * | |
| | | Ť | | | | _ | | _ | | | 0 | | - | * | * | 0 | 0 | |
| Э | 0 | 0 | 0 | 0 | 0 | | | | | 0 | | | - | * | * | 0 | 0 | |
| | | | | | | | | 0 | | | _ | - | - | - | | - | *** | |
| | | - | - | | | | - | | - | - | | - 1 | - | - | - | - | - | |
| 0 | 0 | 0 | 0 | 0 | Ö | | | | | 0 | 0 | 0 | - | * | * | 0 | 0 | |
| | | | | | | | | | | _ | | | - | - | = | - | - | |

| | 15 | 14 | 13 | 12 | 11 | 10 | 9 | g | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|---------------------------|------------|------------------------|--------------------------------|-----------------------------|------------------------------|------------------------------|-----------------------|-----------------|------------------------|----------|---------|--------|-------------------------|------------|-------------|-------|
| ABCD | 1 | 3 | 0 | 0 | | etinetio Register | | 1 | 0 | 0 | 0 | 0 | в/м | Scur | ca Reg | ister |
| | R/M (| registe | r/mer | mary): | | | | = 0, | nemo | y — n | 1011191 | y = 1 | | | | |
| | 15 | 14 | 13 | 12 | 11 | 18 | 9 | 8 | 7 | 8 | 5 | 4 | 3 | 2 | 1 | |
| ADD | 1 | 1 | 0 | 1 | | Register | | | p-Mod | | | Е | Flective | Addre | 16 | |
| | 100 | 001 D | | Dn + 8 EA + 0 An + 1 | | | | | | | | | | | | |
| | 15 | 14 | 13 | 10 | 11 | 10 | 9 | 8 | 7 | g. | | 4 | 3 | 2 | 1 | g |
| ADD Immediate | 0 | 0 | ۵ | 0 | 0 | 1 | 1 | 0 | Si | to | | Е | Mecriva | Addre | 91 | |
| | 16 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| ADDQ | 0 | 3 | 0 | 1 | | IIIu | | 1 | Si | te . | | E | Heathe | Addre | 58 | |
| | | | | | | | | | | | | | | | | |
| | 15 | 14 | 13 | 12 | 11 D | 10 stireti | 9 | - | 7 | 6 | 8 | 4 | 3 | 2 | 1 | 0 |
| ADDX | 1 | 1 | 0 | 1 | 1 | Registe | | 1 | 51 | | D | 0 | R/M | Sout | ce Res | latar |
| | R/M | (registe | rr/mei | mory) | regist | er – r | egistor | × 0, 1 | nemo | y r | nemor | y = 1 | | | | |
| | 15 | 14 | 13 | 12 | 11 | | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | D |
| AND | 1 | 1 | 0 lo-Med | 0 | | Registe | | | g-Mod | 0 | | Е | ffective | Addre | di | |
| | 16 | 14 | 13 | 12 | 11 | 10 | 0 | 8 | 7 | ď | 5 | 4 | | 2 | | 0 |
| AND Immediate | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | SI | 711 | | C | ffective | Addre | 103 | - |
| | 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | | 4 | 3 | 2 | 1 | 0 |
| Bcc | 0 | 1 | 1 | 0 | | Conc | itian | | | _ | 8 6 | út Diu | placeme | par. | _ | |
| | 15 | | 13 | 12 | 11 | 10 | 9 | | 7 | | | | | | | 0 |
| BIT操作Dynamic | 0 | 0 | 1 . | | | | | | | | 5 | 4 | 3 | 2 | 1 | |
| | | | 0 | 0 | | Registe | | 1 | Ty | | 5 | | 3 Hective | | | _ |
| | 15 | 14 | 13 | 12 | 11 | Registe | | | | | 5 | | | | | D |
| BIT操作Static | 15 | 14 | | | | | , | 1 | Ty | po II | 1 | 4 | Hective | addre 2 | 1 | D |
| BIT操作Static | 0 | | 13 | 12 | 11 | 10 | 9 | 8 0 | 7 Ty | D0 | 1 | 4 | Hective 3 | addre 2 | 1 | D |
| | Bit T | ppe Co | 13 0 odes: 1 | 12 0 FST = | 11 1 00, CI | 10 0 10 = 0 | 9 0 11, CL | 8 0 R = 1 | 7 Ty | D0 | 5 | 4 6 | 3 Hective | 2 Addre | 1 | 0 |
| | O Bit T | р урв Со | 13 o odes: 1 | 12 0 rst = | 11 00, CI | 10 0 4G = 0 | 9 0 | 8 0 R = 1 | 7 Ty | pe = 11 | 5 | 4 6 | Mective 3 Mective | 2 Addre | 1 1 1 1 1 1 | _ |
| | Bit T | ppe Co | 13 0 odes: 1 | 12 0 FST = | 11 1 00, CI | 10 0 10 = 0 | 9 0 11, CL | 8 0 R = 1 | 7 Ty | pe = 11 | 5 | 4 6 | 3 Hective | 2 Addre | 1 1 1 1 1 1 | _ |
| | Bit T | pype Co | 13 0 odes: 1 13 | 12 0 FST = | 11 1 00, CI 11 0 | 10 0 HG = 0 | 9 0 11, CL B | 8 0 R = 11 | 7 Ty 0, SET | pa 11 6 | 5 5 | 4 E | 3 Mective 3 application | 2 Addre | 1 1 | - |
| BIT操作Static BSR CHK | 0 Bit T | 0 ype Co 14 1 | 13 0 octes: 1 13 1 | 12 0 TST = 12 0 | 11 1 00, CI 11 0 | 10 0 4G = 0 10 0 | 9 0 11, CL B | 8 0 R = 11 | 7 Ty 0, SET 7 | pe 11 6 | 5 5 | 4 E | 3 Hective 3 Ipleater | 2 Addre | 1 1 | - |

| | 15 14 13 | 12 11 | 10 9 | В | 7 6 | | 4 | 3 | 2 1 | 0 |
|---------------|-----------------------------------|----------------|-------------|------|--------|-----|----|-----------|-------------|--------|
| CMP | 1 0 1 | | ogister | 0 | p-Mode | | Ef | factive A | Address | |
| | 9 W L 000 001 010 - 011 111 | Dn-EA An-EA | | | | | | | | |
| | III 14 III | 12 11 | 10 B | 1 | 7 | | 4 | 3 | 2 1 | |
| CMP Immediate | 0 0 0 | 0 1 | 1 0 | 0 | Size | | E† | fective A | iddress | |
| | | | | | | | | | | |
| | III 14 III | 12 11 | 10 9 | В | 7 II | | 4 | 3 | 2 1 | g |
| CMPM | 1 0 1 | 1 B | rgister | 1 | Size | D | 0 | 1 | Registe | r |
| | | | | | | | | | | |
| | 15 14 13 | | 10 9 | 8 | 7 6 | - 5 | 4 | 3 | 2 1 | |
| DBcc | 0 1 0 | 1 | Condition | | 1 1 | 0 | 0 | 1 | Registe | |
| | | | | | | | | | | |
| | 15 14 13 | 12 11 | 10 9 | В | 7 6 | . 5 | 4 | | 2 1 | 0 |
| DIVS | 1 0 0 | 0 Re | gister | 1 | 1 1 | | 股份 | factive A | ddreet | |
| | | | | | | | | | | |
| | 15 14 13 | | 10 9 | 8 | 7 5 | . 5 | 4 | | 2 1 | |
| DIVU | 1 0 0 | 0 R | gister | 0 | 1 1 | | Et | fective A | iddress | |
| | | | | | | | | | | |
| | ■ 14 13 | III 11 | 10 9 | | 7 6 | | 4 | 3 | 2 1 | 0 |
| EOR | 1 0 1 | 1 B | egister | 1 | Size | | E | fective / | Uddress | |
| | | | | | | | | | | |
| | 15 14 13 | III 11 | 10 II | 8 | 7 0 | 5 | 4 | 3 | 2 1 | |
| EOR Immediate | 0 0 0 | 0 1 | 0 1 | ٥ | Size | | E(| fective A | Address | |
| | 15 14 10 | 12 11 | 10 9 | | 7 8 | | 4 | | | |
| EVO Address | 1 1 0 | | u Register | 1 | 7 8 | - | 0 | 1 | 2 1 | |
| EXG Address | 1 1 0 | II ADDIN | ta magnetar | ' ' | 0 1 | | V | 1 | Address Res | pister |
| | III 14 13 | 12 11 | 10 9 | 8 | 7 8 | 5 | 4 | 3 | 2 1 | 0 |
| EXG Data | 1 1 0 | | Register | 1 | 0 1 | To | 0 | 0 | Data Regi | |
| EXQ Data | | U DEG | ragara | , | 4 1 | | | 0 | Data nego | 1000 |
| | 15 16 13 | 12 11 | 10 II | 8 | 7 6 | В | 4 | 3 | 2 1 | 0 |
| EXG Memory | 1 1 0 | | Register | 1 | 1 0 | | 0 | | Address Re | |
| area marray | | | | لنبا | | -1 | - | | | |
| | 15 14 13 | 12 11 | 10 9 | 9 | 7 0 | 6 | 4 | 3 | 2 1 | 0 |
| EXT Long | 0 1 0 | 0 1 | 0 0 | 0 | 1 1 | 0 | 0 | 0 | Register | |
| | | | | | | | | | | _ |
| | 15 14 13 | 12 11 | 10 9 | | 7 6 | 6 | 4 | 3 | 2 1 | 4 |
| EXT Word | 0 1 0 | 0 1 | 0 0 | 0 | 1 0 | 0 | 0 | 0 | Register | |
| | | | | | | | | | | |
| | III 14 13 | II 11 | 10 9 | 8 | 7 6 | 5 | 4 | 3 | 2 1 | 0 |
| JMP | 0 1 0 | 0 1 | 1 1 | 0 | 1 1 | | | fective A | | |
| | | | | | | | | | | _ |
| | 15 14 13 | 12 11 | 10 9 | 8 | 7 8 | 5 | 4 | 3 | 2 1 | D |
| JSR | 0 1 0 | 0 1 | 1 1 | 0 | 1 0 | | 86 | lective A | | |
| | | | | | | | | | | |
| | 16 14 13 | 12 11 | 10 9 | 8 | 7 6 | - 5 | 4 | 3 | 2 t | D |
| LEA | 0 1 0 | 0 R | eglaner | 1 | 1 1 | | Ef | sctive A | ddress | |
| | | | | | | | | | | |
| | | | | | | | | | | |

| | 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 8 | 8 | 4 | 3 | 2 | 1 | 0 | |
|--|---|---|--|---|--|---|----------------------|--|-----------------------|---|---------------------------------------|--|--|---------------------------|---|-----|--|
| LINK | 0 | 1 | 0 | 0 | 1 | 1 | 1 | 0 | 0 | 1 | 0 | 1 | 0 | | Register | _ | |
| | 15 | 14 | 13 | 12 | 11 | 10 | 9 | | 7 | 6 | 5 | 4 | 3 | 2 | , | ı | |
| MOVE Byte | 0 | 0 | 0 | 1 | | | Destin | acion | | _ | | | So | UIDB | | | |
| ROVE Byto | | | | | | Registe | _ | _ | Made | - | _ | Mode Register | | | | | |
| | 18 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | | 4 | 3 | 2 | 1 | 0 | |
| MOVE from SR | 0 | 3 | . 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | | 3 | ffective | Addr | 211 | | |
| | | | | _ | | | | | | | | | | | | | |
| | 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
| MOVE from USP | 0 | 1 | 0 | 0 | 1 | | 1 | 0 | 0 | 1 | 3 | 0 | 1 | | Register | | |
| | | | | | | | | | | | | | _ | | | | |
| | 15 | 14 | 13 | 12 | 11 | 10 | 1 | 8 | 7 | 8 | 6 | 4 | 3 | 2 | 1 | 0 | |
| AOVE Long | 0 | 0 | , | 0 | | | Destin | ation | | | | | 20 | urce | | | |
| 1012 2016 | _ | | | | | Registe | _ | | Mode | _ | | Mode | _ | <u> </u> | Register | | |
| | 18 | 14 | H | 12 | 11 | 10 | 9 | 8 | 7 | | 5 | 4 | 2 | 2 | 1 | 0 | |
| AOVEM EA to Registers | | 1 | 0 | 0 | 1 | 11 | 0 | 0 | 1 | Sz | r - | | | a Addi | | | |
| | - | _ | | | | - | _ | | | | _ | | | - | | | |
| | 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | | 5 | 4 | 3 | 2 | 1 | 0 | |
| ACVEM Registers to EA | 0 | 1 | 0 | 0 | 1 | 0 | D | D | -1 | Sr | | Ę | Ffective | e Addr | 911 | _ | |
| | _ | | | | - | | | | | | _ | | | | | | |
| | 16 | 14 | 13 | 12 | 11 | 10 | | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
| | | | | | | | | | | | | | | | | | |
| MOVEP | 0 | 0 | 0 | 0 | | Registe | | 1 | Op-Mar | is | | - 0 | 1 | T | Register | | |
| MOVEP | 0 | | | | | | | | | | | | | | Register | _ | |
| MOVEP | 0 | | | | | Registe | | | | | | | | | Register | | |
| | O Cp-M | lode; W | ard to | Reg = 1 | 100, L | Registe ong to I | 6og = 1 | 01, W | | | | ang ta | Mach = | | Register | 0 | |
| | Gp-M | lode; W | ard to | Reg = 1 | 100, L | Registe ong to I | 6og = 1 | 01, W | and to P | dem = 1 | 110, L | ang ta | Mach = | 111 | | 0 | |
| MOVEP | Gp-M | iode; W | 13 1 | 12 1 | 11 | Registe ong to I 10 Registe | 6g = 1 9 | 8 0 | ord to P | dem - | 5 S | ang to 4 | Mach = | 2 | 1 | | |
| MOVEQ | Gp-M | 14 1 1 | 13 1 | 12 1 1 | 11 71 | Registe ong to I 10 Registe | 6 9 | 8 0 | 7 | dem = | 110, L | ang to | Mach = | 2 2 | 1 | 0 | |
| MOVEQ | Gp-M | iode; W | 13 1 | 12 1 | 11 | Registe ong to I 10 Registe | 6g = 1 9 | 8 0 | ord to P | dem - | 5 S | ang to | Mach = | 2 | 1 | | |
| MOVEQ | O Gp-M | 14 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 | 13 1 13 0 | 12 1 1 12 0 | 11 71 0 | Registe ong to I 10 Registe 10 | 9 0 | 8 0 8 | 7 7 | 6 G | 5 5 | d Di | Maco = | 111 2 2 3 Addr | 1 | 0 | |
| MOVEQ | 0 Gp-M 0 15 | 14 1 1 14 | 13 1 | 12 1 1 | 11 71 | Registe ong to I 10 Registe | 6 9 | 8 0 | 7 | dem = | 5 S | 4 Di | Mach = | 111 2 2 3 Addr | 1 1 1 1 1 | | |
| MOVEQ | O Gp-M | 14 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 | 13 1 13 13 | 12 1 1 12 0 | 11 71 0 | Registe ong to II | 9 0 | 01, We | 7 7 7 | 6 6 1 1 B | 5 5 | 4 Di | Mach = | 111 2 2 3 Addr | 1 1 1 1 1 | 0 | |
| MOVEQ | 0 Gp-M 0 15 | 14 1 1 14 | 13 1 13 13 | 12 1 1 12 0 | 11 71 0 | Registe ong to II | 9 0 | 01, We | 7 7 7 | 6 5 1 5 1 | 5 5 | 4 Di | Mach = | 2 2 9 Addr | 1 1 1 1 1 | 0 | |
| MOVEQ MOVE to CCR | 0 Gp-Mi III 0 15 0 | 14 1 1 14 1 | 13 1 13 0 | 12 1 1 12 0 12 0 | 11 71 0 11 0 | Registe ong to II 10 Registe 10 1 | 9 0 9 | 01, Wa | 7 7 1 1 7 | 6 6 1 1 B | 5 | 4 Di | Mach = | 2 2 Addr | 1 1 211 1 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 | 0 0 | |
| MOVEQ MOVE to CCR MOVE to SR | 0 Gp-Mi III 0 15 0 | 14 1 1 14 14 14 | 13 0 13 13 13 | 12 1 1 12 0 12 0 12 12 | 11 71 0 11 0 11 11 11 11 11 11 11 11 11 11 1 | Registe ong to II | 9 9 0 | 8 0 8 0 | 7 7 1 | 6 5 1 6 8 | 5 5 | 4 Di | Mach = | 2 2 Addr | 1 | 0 | |
| MOVEQ MOVE to CCR MOVE to SR | 0 Gp-Mi III 0 15 0 | 14 1 1 14 14 14 | 13 0 13 13 13 | 12 1 1 12 0 12 0 12 12 | 11 71 0 11 0 11 11 11 11 11 11 11 11 11 11 1 | Registe ong to II | 9 0 9 | 8 0 8 0 | 7 7 1 1 7 | 6 5 1 6 8 | 5 5 | 4 Di | Mach = 3 sta 3 sta 3 sta 3 sta 3 sta 6 sta 3 sta 7 sta 3 sta 7 sta 8 sta 9 sta | 2 2 Addr | 1 1 211 1 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 | 0 | |
| MOVE to CCR MOVE to SR MOVE to USP | 0 Gp-M0 0 15 0 15 0 | 14 1 1 14 14 14 14 14 14 14 14 14 14 14 | 13 13 0 13 0 13 13 0 13 | 12 1 1 12 0 12 0 12 12 12 12 12 12 12 12 12 12 12 12 12 | 11 11 0 11 11 11 | Registe to 10 10 Flogiste 10 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 | 9 0 1 1 9 Detting | 8 0 8 0 B 0 B B D B B B B B B B B B B B B B B | 7 7 5 7 1 1 7 7 0 0 7 | 6 S 1 S 1 S 1 | 5 5 5 1 | 4 De E E E A A D D A A A A A A A A A A A A A | Mach = 3 sta 3 sta 3 sta 3 sta 3 sta 6 sta 3 sta 7 sta 3 sta 7 sta 8 sta 9 sta | 2 2 8 Addr 2 2 8 Addr 2 2 | 1 1 ess | 0 0 | |
| MOVE to CCR MOVE to SR MOVE to USP | 0 Gp-M | 14 1 1 14 1 1 | 13 13 0 13 0 | 12 1 1 12 0 12 0 12 0 0 | 11 11 0 11 11 11 | Registe ong to II 10 Registe 10 10 11 10 11 10 11 10 11 10 11 10 | 9 0 1 1 9 Detting | 8 0 8 0 B 0 B B D B B B B B B B B B B B B B B | 7 7 1 7 0 | 6 S 1 S 1 S 1 | 5 5 5 1 | 4 Di | 3 3 Freculor 3 3 0 3 | 2 2 s Addr | 1 1 ess | 0 | |
| MOVE to CCR MOVE to SR MOVE to USP | 0 Gp-Mill 0 15 0 15 0 15 0 0 15 0 | 14 1 1 14 1 1 14 0 | 13 13 0 13 0 13 1 1 1 1 1 1 1 1 1 1 1 1 | 12 1 1 1 2 0 1 2 0 0 1 2 0 0 1 2 1 1 1 1 | 11 11 0 11 11 11 | Registe 10 10 11 10 11 10 11 10 11 10 10 10 10 | 9 0 9 1 1 9 Destir | 01, We 0 0 8 0 0 0 8 0 0 0 8 0 0 0 0 8 0 | 7 7 5 7 1 1 7 7 Mode | 6 G 1 1 E 1 1 E 6 E 1 E 6 E 6 E 6 E 6 E 6 E | 5 5 5 5 5 5 5 5 5 5 5 5 5 5 5 5 5 5 5 | 4 Da 4 E Mode | 3 Sou | 2 2 s Addr. 2 2 s ross | 1 1 1 Register 1 Register | 0 | |
| MOVE to CCR MOVE to SR MOVE to USP | 0 Gp-Mill 0 15 0 15 0 15 0 15 0 15 0 15 0 | 14 1 1 14 1 1 14 1 1 14 1 1 14 1 1 14 1 1 14 1 1 1 14 1 | 13 13 0 13 13 13 13 13 13 13 13 13 13 13 13 13 | 12 1 1 1 2 0 1 1 2 0 1 1 2 1 1 1 1 2 1 2 | 11 11 0 11 11 11 | Register 10 Flegister 10 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 | 9 0 9 1 9 Destir | 01, We 0 0 8 0 0 8 0 0 8 0 0 8 8 0 0 8 8 0 0 8 8 0 0 0 8 8 0 | 7 7 1 1 7 0 Mode | 6 6 6 1 1 1 6 6 H | 5 5 5 1 | 4 Di Hode 4 | 3 3 Soo 3 | 2 2 s Addr | 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 | 0 | |
| MOVE to CCR MOVE to SR MOVE to USP | 0 Gp-Mill 0 15 0 15 0 15 0 0 15 0 | 14 1 1 14 1 1 14 0 | 13 13 0 13 0 13 1 1 1 1 1 1 1 1 1 1 1 1 | 12 1 1 1 2 0 1 2 0 0 1 2 0 0 1 2 1 1 1 1 | 11 11 0 11 11 11 | Registe 10 10 11 10 11 10 11 10 11 10 10 10 10 | 9 0 9 1 9 Destir | 01, We 0 0 8 0 0 0 8 0 0 0 8 0 0 0 0 8 0 | 7 7 5 7 1 1 7 7 Mode | 6 G 1 1 E 1 1 E 6 E 1 E 6 E 6 E 6 E 6 E 6 E | 5 5 5 5 5 5 5 5 5 5 5 5 5 5 5 5 5 5 5 | 4 Di Hode 4 | 3 3 Soo 3 | 2 2 s Addr. 2 2 s ross | 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 | 0 | |
| MOVEQ MOVE to CCR MOVE to SR MOVE to USP | 0 Cp-M 0 15 0 15 0 15 1 15 1 | 14 1 1 14 1 1 14 1 1 14 1 1 1 14 1 | 13 1 13 0 13 1 13 0 0 13 13 1 1 1 1 1 1 | 12 12 0 12 12 0 12 12 12 12 12 12 12 12 12 12 12 12 12 | 11 11 11 11 | Registe 10 Flegiste 10 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 | 9 0 9 1 1 9 Destir | 01, We 0 0 8 0 0 8 0 0 8 8 0 0 8 8 0 0 8 8 1 1 1 | 7 7 1 7 Mode 7 1 1 | 6 5 1 1 6 1 1 6 1 1 1 1 1 1 1 1 1 1 1 1 | 5 5 1 8 5 | 4 Da 4 E Mode 4 E | 3 3 Soot 3 3 Softective | 2 2 s Addr | 1 1 Register 1 1 Resister 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 | 0 0 | |
| | 0 Gp-Mill 0 15 0 15 0 15 0 15 0 15 0 15 0 | 14 1 1 14 1 1 14 1 1 14 1 1 14 1 1 14 1 1 14 1 1 1 14 1 | 13 13 0 13 13 13 13 13 13 13 13 13 13 13 13 13 | 12 1 1 1 2 0 1 1 2 0 1 1 2 1 1 1 1 2 1 2 | 11 11 11 11 | Register 10 Flegister 10 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 | 9 0 0 9 1 1 9 Destir | 01, We 0 0 8 0 0 8 0 0 8 0 0 8 8 0 0 8 8 0 0 8 8 0 0 0 8 8 0 | 7 7 1 1 7 0 Mode | 6 6 6 1 1 1 6 6 H | 5 5 5 5 5 5 5 5 5 5 5 5 5 5 5 5 5 5 5 | 4 Da 4 E Mode 4 E | 3 3 Soot 3 3 Sottlective | 2 2 s Addr | 1 1 1 Regular 1 1 Regular 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 | 0 0 | |

| | 15 1 | 14 13 | 12 | 11 | 10 | | | 7 | 8 | 5 | 4 | 3 | 2 | 1 | D |
|-------------|--------|------------|---|--------|------------------------|---------|--------|----------|-------|------------------|----------|----------|--------|---------|--------|
| (BCD | 0 | 5 0 | 0 | 1 | 0 | 0 | 0 | 0 | D | | E | fective. | Addre | rkd . | |
| | | | | | | | | | | | | | | | |
| | 15 1 | 14 13 | 12 | 11 | 10 | 9 | | 7 | 8 | 5 | 4 | 3 | 2 | 1 | 0 |
| EG | | 1 0 | 0 | 0 | 1 | 0 | 0 | 51: | re | | E | fective | Addrs | 101 | |
| | | | | | | | | | | | | | | | |
| | 15 1 | 14 13 | 12 | 11 | 10 | 9 | 8 | 7 | | 5 | 4 | 3 | 2 | 1 | 0 |
| IEGX | | 1 0 | 0 | 0 | 0 | 0 | 0 | Sic | m . | | 13 | fective | Addn | HS | |
| | | | | | | | | | | | _ | | | | |
| | 18 | 14 🖽 | 12 | 21 | 10 | 0 | 8 | 7 | В | 5 | 4 | 3 | 2 | 1 | 0 |
| 10P | | 1 0 | 0 | 1 | 1 | ī | 0 | 0 | 1 | 1 | i | 0 | a | 0 | Ti |
| 101 | - | , 4 | لــــــــــــــــــــــــــــــــــــــ | - | | | - | | | | | | | | |
| | | | | | | 9 | В | 7 | В | 5 | 4 | 3 | 2 | 1 | р |
| | | 14 13 | 12 | 11 | 10 | 1 | 0 | y SI | | - | | Hective | | | - 0 |
| IOT | 0 | 1 0 | D | 0 | 1 | - | - | | ** | - | | INS.LIVE | Malan | | _ |
| | | | | | | | | _ | 6 | 8 | 4 | 3 | 2 | 1 | 0 |
| | | E 13 | 12 | 11 | 1D Registe | 9 | 8 | 7 | | - | | Mective | | | |
| R | | OnMo | | L | 10g/510 | | | AN HEIDE | - | | | Hine | ****** | | |
| | 8 W | v L | Do V | FA-+ | Do | | | | | | | | | | |
| | 100 10 | | EA V | Dn → | ĖΑ | | | | | | | | | | |
| | | | | | | | | | | | | | | | |
| | | 14 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | | 1 | 0 |
| R Immediate | 0 | 0 0 | 0 | 0 | 0 0 0 0 Size Effective | | | | | | Addr | 654 | | | |
| | | | | | | | | | | | | | | | |
| | 15 | 14 13 | 12 | 11 | 10 | 9 | 1 | 7 | 6 | 5 | 4 | | 2 | | 0 |
| PEA | 0 | 1 0 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | | - 6 | fective | Addn | 100 | _ |
| | | | | | | | | | | | | | | | |
| | 15 | 14 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | | 4 | 3 | 2 | 1 | D |
| RESET | | 1 0 | 0 | 1 | 1 | 3 | 0 | 0 | 1 | 1 | 1 | 0 | 0 | 0 | 0 |
| | | | _ | | _ | | | | | | | | | | |
| | 15 | 14 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | |
| RTE | 16 | 1 0 | 12 | 1 | 1 | 1 | 0 | 0 | Ti. | T i | 1 | 0 | 0 | 1 | T i |
| NIE. | | , 0 | | ÷ | L | i i | - | | | - | | - | _ | 1. | _ |
| | | | | | | | | 7 | | 6 | 4 | 3 | 2 | | 0 |
| MTD. | | 14 13 | 12 | 11 | 10 | 9 | 0 | 0 | 6 | 1 | 1 | 0 | 1 | 1 | 1 1 |
| RTR | 0 | 1 0 | 0 | 1 | 1 | L. | 10 | 0 | 1 | 1, | <u>'</u> | 9 | 1 | 1. | 1 |
| | | | | | | | | | | | | | | | |
| | 15 | 14 13 | 12 | 11 | 10 | 9 | - | 7 | - 6 | - | 4 | 3 | 2 | 1 | 1 |
| RTS | 0 | 1 0 | 0 | 1 | - 1 | 1 | 0 | 0 | 1. | 1 | 1 | 0 | 1 | 0 | 1 1 |
| | | | | | | | | | | | | | | | |
| | 15 | 14 13 | 12 | 11 | 10 | 9 | | 7 | 6 | | 4 | 3 | 2 | 1 | |
| SBCD | 1 | 0 0 | 0 | | estinati Registe | | 1 | | 0 | 0 | 11 | R/M | Sou | arce Re | gister |
| | 0.00 | register/m | amer. | | | | v = 0 | marr | New - | marra | DI H S | _ | | | _ |
| | H/M (r | neguster/m | emory) | : regi | Dat | registi | n = 0, | HINGTON | ory - | HISTOC | · y = 1 | | | | |
| | 15 | 14 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | | 4 | 3 | 2 | 1 | 0 |
| | 15 | | | - (1 | | | 8 | | 1 | , . . | | #fective | | | 0 |
| Scc | F 0 | 1 0 | 1 1 | | | dition | | 1 | | | | | | | |

| man m. s. m. s. s. s. s. | 15 | 14 | 13 | 12 | | | 9 | В | 7 | - 6 | - 5 | 4 | 3 | 2 | - 1 | _ |
|--------------------------|--------|---------|------------|---------|------------------|-------------------------|--------|-----|-------|-----------|------|--------|--------------|-----------|----------|--------|
| Shifts, Data Register | 1 | 1 | 1 | 0 | Co | unt/Re | jister | ø | | Sign | Ue | 1 | Ype | | Regis | ter |
| | | 14 | 13 | 12 | 17 | 10 | 9 | 8 | 7 | 8 | 5 | 4 | 3 | 2 | 1 | |
| hifts, Memory | 1 | 1 | | 0 | 0 | T | /D4 | d | 1 | 1 | Ť | | Effectiv | | | _ |
| | d (dir | ection |): Ric | tht = 0 |), Leh | LS = 0 - 1 - Cour | | | | | 1 | | | | | |
| | 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | В | 5 | 4 | 3 | 2 | 1 | |
| TOP | 0 | 1 | D | 0 | 1 | 1 | 1 | 0 | 0 | 1 | 1 | 1 | 0 | 0 | 1 | 0 |
| | 15 | 14 | 13 | 12 | 11 | 10 | | ı | 7 | 18 | 5 | 4 | 3 | 2 | 1 | |
| UB | 1 | 0 | 0 Op-Mo | 1 | L., | Registe | r | | Op-Mc | ide | | | Effectiv | a Adde | 911 | |
| | 100 | 011 | 110 | | Dn → t EA → i | A An | | | | | | | | | | |
| UB Immediate | 15 | 14 | 0 | 0 | 11 | 10 | 9 | 8 | 7 | 6 lize | 6 | 4 | /Hectiv | 2 | 1 | 0 |
| ob millionin | | | - | - | 1. | - | | | | | _ | _ | , 1860/0 | 74301 | 462 | - |
| | | 14 | 100 | 12 | 11 | 10 | 8 | 8 | 7 | 8 | 5 | 4 | 3 | 2 | 1 | 0 |
| NBÓ | 0 | 1 | 0 | 1 | | Data | | 1 | - 5 | False | | | Mesthy | Adds | ess | |
| | | | | | | | | | | | | | | | | |
| | 15 | 14 | 13 | = | | 10 estinati | | - | - | 6 | 8 | 4 | 3 | 2 | 1 | . 0 |
| UBX | 1 | 0 | 0 | 1 | | Register | | 1 | | lze. | 0 | 0 | R/M | Sau | ros Rs | gister |
| | R/M (| registe | r/mai | mory): | : regis | ter — r | egiste | =0, | memo | ory — I | namo | ry = 1 | | | | |
| | 15 | н | 13. | 12 | 11 | 10 | 9 | 8 | 7 | | 5 | 4 | 3 | 2 | 1 | |
| WAP | 0 | 1 | 0 | D | 1 | 0 | 0 | D | 0 | 1 | 0 | 0 | 0 | | Registe | r . |
| | 15 | 14 | 13 | | 11 | 10 | 9 | 8 | , | | | | | | | |
| AS | 0 | 1 | 0 | 0 | 11 | 0 | 1 | 9 | 1 | 1 | 5 | 4 E | 3 Hective | 2 Addr | 1 | 0 |
| | | | | | | _ | | | | - | - | | | | | |
| | _ | 14 | 13 | 12 | 11 | 10 | 8 | 8 | 7 | 6 | Б | 4 | 3 | 2 | 1 | 0 |
| RAP | 0 | 1 | 0 | 0 | 1 | 1 | 1 | 0 | 0 | 1 | 0 | 0 | | Ve | ttor | _ |
| | 15 | 14 | 13 | | 11 | | | | | | | | | | | |
| RAPV | 0 | 1 | 0 | 0 | 1 | 10 | 9 | 8 | 7 | 6 | 5 | 1 | 3 | 1 | 1 | 0 |
| | | | | | | | _ | _ | - | - | _ | - | 1 4 | - | , | 1 0 |
| | 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | | 15 | 4 | 3 | 2 | 1 | 0 |
| ST | 0 | 1 | 0 | 0 | 1 | 0 | 1 | 0 | S | 20 | Ľ. | E | factive | | | |
| | | | | | | | | | | | | | | | | - 7 |
| INLK | 18 | 14 | 13 D | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 8 | 4 | 3 | 2 | 1 | 0 |
| | | | | | | 1 | | | | 1 | 0 | 1 | 1 1 | | legister | |

命令索引

| ABCD 62.180 | EORI to CCR 68,212 | ORI to SR 68,215 |
|--------------------|----------------------|--------------------|
| ADD 60.166 | EORI to SR 68.215 | |
| ADDA 61.167 | EXG 57.59.160 | PEA 58,59,160,202 |
| ADDI 61,167 | EXT 62,171 | |
| ADDQ 61.167 | | RESET 26,42,68.99. |
| ADDX 62,169 | JMP 65,195 | 192,218 |
| AND 62.178 | JSR 65,198 | ROL 68,190 |
| ANDI 62,179 | | ROR 63,190 |
| ANDI to CCR 68.211 | LEA 57,59,159,202 | ROXL 63,190 |
| ANDI to SR 68,215 | LINK 59.204 | ROXR 63.190 |
| ASL 63.187 | LSL 63,184 | RTE 68,217 |
| ASR 63.187 | LSR 63.184 | RTR 67,199 |
| | | RTS 67,199 |
| Bcc 65,197 | MOVE 58,152,153,159 | |
| BCGH 64,192 | MOVE EA to CCR 68. | SBCD 62.181 |
| BCLR 64,192 | 211 | Scc 65.207 |
| BRA 65.196 | MOVE EA to SR 68,216 | STOP 68,92,218 |
| BSET 64,192 | MOVE SR to EA 68.211 | SUB 60,168 |
| BSR 65,198 | MOVE to USP 68,217 | SUBA 61.168 |
| BTST 64.192 | MOVEA 153,155 | SUBI 61,168 |
| | MOVEM 57,59,155 | SUBQ 61,168 |
| CHK 68,209 | MOVEP 57,59,157 | SUBX 62.171 |
| CLR 62,171 | MOVEQ 58.59.158 | SWAP 59,160 |
| CMP 61,172 | MULS 61,173 | |
| CMPA 61.173 | MULU 61,173 | TAS 32.62.182 |
| CMPI 61,173 | | TRAP 68.95.208 |
| CMPM 61,173 | NBCD 62,182 | TRAPV 68,208 |
| | NEG 61,169 | TST 61,172 |
| DBcc 65,197 | NEGX 62,171 | |
| DBRA 197 | NOP 62,69,212 | UNLK 59,204,205 |
| DIVS 61,160,177 | NOT 62.180 | |
| DIVU 61,176 | | |
| | OR 62,179 | |
| EOR 62,179 | ORI 62.179 | |
| EORI 62.179 | ORI to CCR 68,212 | l |

事項索引

あ行

IPI. (削込みプライオリティ レベル) 25 IPC 120 アーキテクチャ ASCII 228 プセンブラ 198 アセンブラ制御命令 139,148 値呼び 200 フドレスエラー 113.218 アドレスニラー例外処理 108,228 アドレス空間 6 アドレス形式 7,43,144 アドレスストローブ (AS) 17,23,29 アドレススペース番号 131 アドレスバス 22 アドレス変換 130 アドレス レジスタ 10 アドレスレジスタ間接形式 46.145 アドレス レジスタ直接形式 45,145 RES (U + + +) 26.41 RS-232C 234,236,240 RMS 234 R/W (リードライト制御) 17.18.23 アレイチェイニング 126

E(イネーブル) 18,26 EMS 250 EMS モード 244 EQU 148 イネーブル (E) 18,26 EPCI 120 EPROM ライタ 241 イミディエイト形式 53,148

イミディエイト命令実行時間 83 インデックス付アドレス レジスタ間接形式 49.146 インデックス付プログラムカウンタ相対形式 52,147 インデックスレジスタ 11,146,147 インプライド形式 55.744 ウェイクアップ 134 AS (アドレスストローブ) 17.23.29 ASE 241,245 ALII 8 ACIA 116,119 SSDA 116 SSP (スーパパイザ システムスタック ポイン 4) 11.217 X フラグ 77 H 680 SD 300 238 H 680 SBC 232 H 680 TR 01 2.35 N フラグ 71 FIFO 164 FC (ファンクションコード) 28.216 FDOS 248 FDOS ₹-F 244 FDC 11 FPCP 120 エミュレーション MSB 10 MMU 120 MPCC 120

MPU + 0 - - 12 240

LIFO 164

LANCE 190

LSB 10 LDS (下位データストローブ) 17.23.29 清質同路 7 海算フィールド 140

ORG 148 オートリクエストモード 125 オーバファー 74,209 オーバラン 165 オブジェクトモジュール 138,150 オペランド 10,44 オペランド サイズ 10

オスランド フェールド 141 オペランドフェッチ 80 オペレーションコード 8 オペレーションフード 43

か行

外知クロック固診数 79 外部割込み。 101.216 A 部別以及レベル 707 書込み違反 127 拡張ファンクション ユニット 8 拡張命令 62 絡納サイクル 83 加算命令 60,166

別号 142 並ポーランド記法 163 キャリィフラグ (Cフラグ) +a- 164 北右衛勢 183

カイッケイミディエイト形式 55 カリア命令 62.171 9=27 (CLK) 28 クロックサイクル 19 クロックサイクル数 79

排締動作院 126 桁轮的 184 桁移動操作命令 63 病送り 184 波算命令 60,168

コメント 139 コメントフィールド 141 コンディション コード操作命令 210 コンディションコード レジスタ (CCR) 70.152

さ 行

サイクルスナールモード 124 サブルーチン操作命令 198 サブルーチン呼出し 198 算術演算命令 60,166 算術形折移聯命令 187 算術シフト命令 187

CRT = 7 + 2 250 CRTC 116 CLK (2002) 28 CCR (コンディション コード レジスタ) 70.152 CCR/SR 形式 148 システム スタック 12,160,162,204 システムスタックポインタ 10 システム制御命令 G7.208 システムバイト 18 システムプログラム 220 システム レジスタ 95 実効7ドレス 44 事効プドレス拡張ワード 43.48 実効アドレス計算時間 79 事効フドレス生成関係命令家行時間 **速行命令** 139 事行ユニット 7 CTC 120

シフト機能 8 シフト命令 63,184 シフト/ローテート命令実行時間 84 C. フラグ (キャリィフラグ) 76 ジャンプ関係合令事行時間 88 10 漢定数 241,162 循環形指送り合金 190 循環パッファ 165 上位データストローブ (UDS) 17,23,29 多件セット会会 207 条件付プランチ命令 65,195 渠算命令 61,173

险第命令 61.176 シリアル通信インターフェイス 134 シングル アドレッシング 125 シングル オペランド命令実行時間 84 シングルボード コンピュータ (H 680 SB 01) 232

シングルボード コンピュータ システム (H 680 SBC) 232 シングルステップ 41 シングルチップ マイクロコンピュータ 8

スタック 11.200,202 スタフィック RAM 113 ステータス・ビスタ 13 一の内容 215 ステータス・ビスタ 接債命令 68 ステートメント 159 ストップ状態 92.218 スーパイザンステムスタックポインタ (SSP) 11.200

スーパイザ状態 7,11,98 スーパイザ状態フラグ 13 スーパイザスタック 162 スーパドレH 254 スプリス朝込み 704

製数テキ 15 センダリ Ae フィップ 248 セッシュン 150 SECTION 151 絶対能力 147 総対能力 147 エフィップ 183 セマフィア レジスタ 134 セマフィア レジスタ 134 ローラー・ (He SECOL) 256

相互排除の原連 183 相対値配号 143 相対値式 143 ソースプログラム 139

た行

ダイナミック RAM 114 タイマ機能 134-135 ダイレクトメモリアクセス (DMA) 120, 163 多倍間変演奏命令 169 返絶対アドン形式 50.147

長絶対アドレス形式 51

通常状態 92

DS 149
DMA (ダインクトメモリ アクセス) 120,
162
DC 149
ブイジット 10

ディスプレースメント 44:147 ディスプレースメント付下ドレスレジスタ間 接形式 48:146 ディスプレースメント付ブログラム カウンタ 相対形式 52:147 DTACK (データ転送アクノレッジ) 24,

30 デスクリプタ 130 デスティネーションオペランド 11 テスト フンド セット命令 182 テスト命令 172 データストローブ 23

データ販売アクレッジ (DTACK) 24, 30 データ販売会 57,122 データ販売会 68度1時間 80 データ・1×2 29,23 データ・1×3 29,23 データ・1×3 20,23 データ・1×3 21,25 東語アドレッシング 125 転送アチャンド 124

同期ボスインターフェイス 110 特権金債例外処理 106,222 特権金債 63,215 トラップ発生命令 68,208 トラップペリタ番号 208 トラップペリカ盟 222 トレース機能 223 トレース機能 225 トレースをデフラタ 12 トレース機利 1164,293

な行

ナノ制御 9

2直バス障害 26,41,101 2進化10進数 (BCD) 14,180 --の真数変換 225 2進化10進数演算命令 62,180

9 池郊歌 742 2 の総数表現 15 256 K バイトダイナミックメモリ モジュール 入出力ポート 185

は行 俗结席確篡命令舉行時間 90 3 d h 10 バイト操作命令 45 パイプライン方式 3 バス アードトレーション 17.25.35 バスエラー 25.38.218 バスエラー入力信号 (BERR) 18 ポスエラー側外処刑 38,108,228 バスオペレーション 22.28 PASCAL 253 バスグラント (BG) 17.25.35 バスグラント アクノレッジ (BGACK) 17,25,35 バスサイクル 19.36 一の再実行 38 バーストモード 125 バスマスタ 37 バス要求 (BR) 17.25.35 ハード ディスク装置 241 バリッド ベリフェラル アドレス (VPA) 18.96 パリッドメモリアドレス (VMA) 18,27 11974 229 番卵碎び 202 ハンドシュータ機能 135

反復机到 197 PIA 116.119 PI/T 120,135 BR (バス要求) 17,25,35 BERR (バスエラー入力信号) 18 H砂合会 61.172 RG (バス グラント) 17,25,85 BGACK (バスグラントアクノレッジ) PGC 120 BCD=2 進化10 進数 E + 10 ビット操作機能 8 ビット操作命令 G4.184.192 ビット操作命令実行時間 86

非面類パスインターフェイス 110 非面側パス制御信号 17.23 非同期パラレル パス 17 非マルチプレックス バス 17 標準命令実行時間 82

ファンクションコード (FC) 28,216 VERSA 239 VMA (パリッドメモリフドレス) 18.26 VPA (バリッドペリフェラルアドレス) 18,26 Vフラグ (オーパフロー フラグ) 74 FORTRAN 252 符号地带 49,154,156,157,159 符号拡張線能 16 符号比型命令 171 浮動小粉点簡繁エミュレーション 213 不当命令例外処理 106,222 プライマリメモリマップ 248 プランチ関係命令実行時間 86 プリデクリメントアドレスレジスタ間接温式 47.146 プログラムカウンタ 13 プログラム零行状館 93 プログラムスタック 11.162 プログラム操作命令 65.195 プロセッサ机理状態 92 プロセッサステータス信号線 18 プロック転送 161 フロッピディスク コントロール モジュール フロッピディスク制御ボード (H 680 FD) 234 分間命令 195

ベクな知识為謝能 7 ベースレジスタ 151

消数命令 169 ポストインクリメント アドレスレジスタ間接 形式 46,145 #- ~ F (HALT) 26.38.40 ホールト状態 92 ## - 76

主 行

マイクロコンピュータ開発支援装置 238 マイクロコンピュータ システム 232

マイタロプログラム制能方式 7 マタロアセンブラ 252 マルチステーション 241 マルチナップマイタロコンピュータ 3 マルチブロセッキ 219 マルチブロセッキンス 182 マルチンジスを改張命令実行制制 88

未実装命令 69.106.212 未実装命令例外処理 106.222 未定義セグメント 127

無条件ジャンプ命令 65,195 無条件ブランテ命令 65,196 無条件分岐命令 195

命令サイタル 19 命令シーケンス 20 命令実行時間 78 令令報酬配 7 命令サーゴ 9 命令トラップ明外処理 106 命令ケシフェッナ機能 19 を令セジスタ 8 メルラマップド170 7.18,110

文字定数 142 MOS-LSI 2 モニタポード (H 680 MN 01) 234

や 行

優先割込み構造 18 ユーザンステム スタック 11,162 ユーザンステム スタック ポインタ (USP) 11 ユーザス階 7,11,93 ユーザ・バト 13 USING 151 UDS (上近データストローブ) 17,23,29

予約斯 142

ら行

ライトサイクル 30 ラベルフィールド 139 RAM ボード(H680 DM 12) 294 ブルタチム ディッ英麗 244 リエントラット 204 リエントラット (RES) 26:41 リモット (RES) 26:41 リモット (RES) 26:41 リード マイタ 29 ラード マイタ 29 ラード マイタ 50 フリンシン 80 フレンシン 80 14

リロケータブル 150 リロケータブルオブジェクトモジュール 251 リンクチェイニング 126 リンケージェディタ 138,150,251

例外状態 92 例外処理 12.95,217 例外処理時間 91 例外ベクタ 97 例外ベクタ下ドレス 95 例外ベクタ番号 95 レジスタ構成 9 レジスタ構成 9 レジスタ選遊 154

6800 216 □ - テート会令 G3.184,190 □ ド・ギャール 138.150,251 ROM 113 □ ン ア フ - ド 10 論理影響命令 62,178 論理形符移動命令 184 論理シント会令 184 論理シント会令 184

わ行

9 ード 10 新込み アタフレッシ サイタル 103,115 新込み ペタタ 豊生 田 第 115 新込み ペタタ 番号 2 G 新込み マスタ 前線 101 新込み 様と ハル 25 新込み 様と ハル 25 新込み 様と アンエッチ 235

著者の現職

寡田裕三 株式会社 日立製作所 萩草古宗 株式会社 日立製作所 岩崎一章 株式会社 日立製作所

マイクロコンピュータシリーズ 14

68000 マイクロコンピュータ 定価 3,400 円

昭和58年3月30日発行

C1983

発行者 海老原 熊 雄

発行所 丸 善株 式 会 社 ※原表号 103 東京都中央区日本標二丁目 3 番10号

印刷 中央印刷株式会社・製木 株式会社 松岳社 3355-2755-7924

森 亮一監修 マイクロコンピュータシリーズ (A5)

| _ | | | |
|----|-----------------------------|-------------------|------------|
| 1 | | マイクロコンピュータ | |
| 2 | P.R. Rony 著 森監訳, 田島 他訳 | マイクロコンピュータ教科書I | 定価 2,200 円 |
| 3 | | マイクロコンピュータ教科書Ⅱ | 定価 3,300円 |
| 4 | | マイクロコンピュータ教科書Ⅲ | 定価 3,600円 |
| 5 | | マイクロコンピュータ教科書図 | 練刊 |
| 6 | | マイクロコンピュータ教科書V | |
| 7 | 森 亮一監修 | 汎用マイクロプロセッサ | 定価 3.200円 |
| 8 | 森 亮一監修 | ワンチップマイクロコンピュータ | 定価 3,200円 |
| 9 | 森 亮一監修 | ピットスライスマイクロプロセッサ | 定值 3.200円 |
| 10 | 国分明男着 | マイクロコンピュータメモリ | 統刊 |
| 11 | 寺田浩韶監訳 | Z-80 マイクロコンピュータ | 定価 3,300円 |
| 12 | 秃, 喜田著 田辺, 藤岡著 | 16ビットマイクロプロセッサ | 定価 3,300円 |
| 13 | D. I. Porat 他著 柏 木 浩 光 訳 | ディジタル技術入門 | 定額 4.000円 |
| 14 | 喜田,萩原,岩崎 著 | 68000マイクロコンピュータ | 定価 3,400円 |
| 15 | 田辺皓正編著 | 8086マイクロコンピュータ | 4月刊 |
| 16 | 寺田, 秃 m 著 | Z 8000 マイクロコンピュータ | 近刊 |





定価 3,400 円 3355-2755-7924